TiW + Au, 2,5 µm min (4 µm per collegamento a nastro)
Metallizzazione del retro:
TiW-Pt-Au, 1,0 µm Au min
Tipo di montaggio:
Attacco della matrice epossidica o eutettica o conduttiva AuSn, più collegamento del filo
Temperatura operativa:
Da -55°C a +125°C
Livello di sensibilità all'umidità:
MSL1 (J-STD-020)
Qualificazione:
1000 h HTOL, 500 cicli -65/+150°C, 500 h 85/85 umidità parziale
Opzioni di imballaggio:
Confezione di waffle, gel-pak, nastro e bobina da 8 mm o 12 mm, vassoi personalizzati
Evidenziare:
MOS Capacitors 100 pF ±1%
,
50V Low Loss MOS Capacitors
,
Single Layer Chip RF Capacitors
Descrizione di prodotto
HACC101S50V200 - 100 pF 50 V Single-Layer MOS Capacitor for High-Frequency, Low-Loss RF Design Quick Answer The HACC101S50V200 is a wire-bondable single-layer MOS capacitor: 100 pF ±1% at 50 V DC, built on a 300 nm thermally grown SiO₂ dielectric over float-zone silicon. The chip measures 0.50 × 0.50 × 0.15 mm and shows typically 0.05 nH intrinsic ESL, under 0.2 Ω ESR at 1 GHz, and a self-resonant frequency above 2 GHz when mounted with a 0.5 mm gold bond wire. Capacitance,