| Markenname: | Hoan |
| Modellnummer: | HACC102S80V500 |
| Mindestbestellmenge: | 10 Stück |
| Zahlungsbedingungen: | L/C, D/A, D/P, T/T, Western Union |
DieHACC102S80V500ist ein 1000pF ± 10% einlagiger MOS-Kondensator mit einer Leistung von 80 V Gleichstrom, hergestellt auf Float-Zone-Silizium (> 1000Ω·cm) mit 300 nm thermisch angebautem paraelektrischem SiO2Die Chipmengen sind 0,75 mm × 0,75 mm × 0,15 mm mit TiW-Au-Obermetallisierung (mindestens 2,5 μm Au) und TiW-Pt-Au-Hinterseite (mindestens 1,0 μm Au, Pt-Schranke).Dieses Gerät ist für präzise analoge und HF-Anwendungen entwickelt, bei denen dielektrische Speichereffekte, Kapazitätsnichtlinearität mit Spannung und langfristiger Kapazitätsverschiebung sind Designbegrenzungsfaktoren.Anpassungsgeometrie von Chips, und alternative Metallisierungsmöglichkeiten zur Verfügung.
Dielektrischer Speicher ist eine grundlegende Einschränkung von ferroelektrischen keramischen Dielektrika, die in MLCCs der Klasse II (X7R, X5R, Y5V) und vielen Dünnschichtkondensatoren verwendet werden.In ferroelektrischen Materialien wie Bariumtitanat (BaTiO)3), the spontaneous polarization of crystalline domains creates a voltage-dependent capacitance that exhibits both hysteresis (memory of prior bias state) and logarithmic aging (relaxation of domain polarization over time)Der HACC102S80V500 beseitigt beide Effekte vollständig, indem er thermisch angebautes Siliziumdioxid verwendet, ein rein paraelektrisches Dielektrikum ohne ferroelektrische Domänen:
Die Kapazität eines ferroelektrischen MLCC sinkt signifikant bei Gleichspannungs-Verschiebungsspannung, ein Phänomen, das als Gleichspannungs-Verschiebungskoeffizient oder Spannungskoeffizient der Kapazität (VCC) bekannt ist.Dielektrische Anlagen der Klasse II X7R können bei der Nennspannung gleichbleibend 30~80% ihrer Nennkapazität verlieren.Der HACC102S80V500 beseitigt diesen Abbau durch die paraelektrische Natur von SiO.2:
| Parameter | Wert | Die Situation |
| Kapazität | 1000pF ± 10% | 1MHz, 1,0Vrms |
| Verfügbare Toleranzen | ±10% (K), ±5% (J) | - Ich weiß. |
| Nennspannung Gleichspannung | 80 V | Kontinuierlich |
| Dielektrische Spannung | > 200 V Gleichspannung (250% Nennvolumen) | 5 Sekunden Aufenthalt, 100%ige Produktionsprüfung |
| Kapazität gegenüber Gleichspannungsverzerrung (VCC) | < 10 ppm/V (< 0,1% bei 80 V) | 0V bis Nennspannung |
| Dielektrische Absorption | < 0,1% | 1 kHz |
| Alterungsrate | 0% pro zehn Stunden | Paraelektrische Dielektrik |
| Eingeborene Chip-ESL | < 0,08nH | Nicht eingebettet |
| SRF (0,5 mm Bindungsdraht) | > 300 MHz | Einfach 25 μm Au-Draht |
| Q-Faktor @ 1 MHz / @ 1 GHz | > 1500 / > 150 | Typisch |
| ESR @ 1 GHz | < 0,15Ω | Typisch |
| Verlustfaktor | ≤ 0,15% | 1 kHz, 1,0 Vrms |
| Leckstrom @ 25°C | < 10nA | 80 V Gleichstrom |
| Leckstrom @ 125°C | < 100nA | 80 V Gleichstrom |
| TCC | +35 ppm/°C | -55°C bis +125°C |
| Widerstand gegen Isolierung | ≥ 104MΩ | Nennspannung Gleichspannung, 25°C |
| Dielektrische | Wärme SiO2, 300 nm (paraelektrisch) | - Ich weiß. |
| Substrat | Schwimmbereich Si, > 1000Ω·cm | - Ich weiß. |
| Chipgrößen | 00,75 × 0,75 × 0,15 mm | ±0,025 mm |
| Oberste Metallisierung | TiW-Au, ≥ 2,5 μm Au | - Ich weiß. |
| Rückseite der Metallisierung | TiW-Pt-Au, ≥ 1,0 μm Au | Pt-Diffusionsschranke |
| Design-Architektur | Zwei-seitige Grenzwerte (Marge) | - Ich weiß. |
| Zugfestigkeit der Drahtverbindung | > 6gf für 25 μm Au-Draht | Mil-STD-883-Methode 2011.7 |
| Betriebstemperatur | -55°C bis +125°C | Vollparametrisch |
| Speichertemperatur | -65°C bis +150°C | - Ich weiß. |
| Feuchtigkeitsempfindlichkeit | MSL 1 | J-STD-020, unbegrenzte Lebensdauer |
| RoHS | Konformität | EU 2015/863 |
Standard-Produktlieferungen als 0,75 mm × 0,75 mm Quadrat-Chips in leitfähigen Waffelpackungen.
Kontaktieren Sie uns mit Ihren Zielspezifikationen für eine Machbarkeitsbewertung und ein Angebot.