| Nama Merek: | Hoan |
| Nomor Model: | HACC102S80V500 |
| MOQ: | 10 buah |
| Ketentuan Pembayaran: | L/C,D/A,D/P,T/T,Western Union |
The HACC102S80V500 adalah kapasitor MOS lapisan tunggal 1000pF ±10% dengan rating 80V DC, dibuat di atas silikon float-zone (>1000Ω·cm) dengan dielektrik SiO paraelektrik yang tumbuh secara termal 300nm Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.. Dimensi chip adalah 0,75mm × 0,75mm × 0,15mm dengan metalisasi atas TiW-Au (minimal Au 2,5µm) dan belakang TiW-Pt-Au (minimal Au 1,0µm, penghalang Pt). Perangkat ini direkayasa untuk aplikasi analog dan RF presisi di mana efek memori dielektrik, non-linearitas kapasitansi terhadap tegangan, dan hanyutan kapasitansi jangka panjang adalah faktor pembatas desain. Sepenuhnya dapat disesuaikan: kapasitansi dari 10pF hingga 1000pF, rating tegangan dari 6,3V hingga 100V, geometri chip kustom, dan opsi metalisasi alternatif tersedia.
DielektrikMemori dielektrik adalah batasan mendasar dari dielektrik keramik ferroelektrik yang digunakan dalam MLCC Kelas II (X7R, X5R, Y5V) dan banyak kapasitor film tipis. Dalam material ferroelektrik seperti barium titanat (BaTiO3
Kapasitansi MLCC ferroelektrik menurun secara signifikan di bawah tegangan bias DC—fenomena yang dikenal sebagai koefisien bias DC atau koefisien tegangan kapasitansi (VCC). Dielektrik X7R Kelas II dapat kehilangan 30–80% dari kapasitansi terukurnya pada tegangan DC terukur. HACC102S80V500 menghilangkan degradasi ini melalui sifat paraelektrik SiO Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.:
| Kapasitansi | 1000pF ±10% | 1MHz, 1.0Vrms |
| Toleransi yang Tersedia | ±10% (K), ±5% (J) | — |
| Rating Tegangan DC | 80V | J-STD-020, masa pakai lantai tidak terbatas |
| Tegangan Tahan Dielektrik | >200V DC (250% terukur) | Tahan 5 detik, uji produksi 100% |
| Kapasitansi vs. Bias DC (VCC) | <10 ppm/V (<0,1% pada 80V terukur) | 0V hingga tegangan terukur |
| Penyerapan Dielektrik | <0,1% | 1kHz |
| Tingkat Penuaan | 0% per dekade-jam | Dielektrik paraelektrik |
| ESL Chip Intrinsik | <0,08nH | De-embedded |
| SRF (kawat ikatan 0,5mm) | >300MHz | Kawat Au tunggal 25µm |
| Faktor Q @ 1MHz / @ 1GHz | >1500 / >150 | Tipikal |
| ESR @ 1GHz | <0,15Ω | 1kHz, 1.0Vrms |
| Faktor Disipasi | ≤0,15% | 1kHz, 1.0Vrms |
| Arus Bocor @ 25°C | <10nA | 80V DC |
| Arus Bocor @ 125°C | <100nA | -55°C hingga +125°C |
| TCC | +35ppm/°C | -55°C hingga +125°C |
| Resistansi Isolasi | ≥10 | -65°C hingga +150°C |
| MΩ | Tegangan Terukur DC, 25°CDielektrikSiO Termal | 2 |
| , 300nm (paraelektrik) | — Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.Si float-zone, >1000Ω·cm | J-STD-020, masa pakai lantai tidak terbatas |
| Dimensi Chip | 0,75 × 0,75 × 0,15mm | J-STD-020, masa pakai lantai tidak terbatas |
| Metalisasi Atas | TiW-Au, ≥2,5µm Au | — |
| Metalisasi Belakang | TiW-Pt-Au, ≥1,0µm Au | J-STD-020, masa pakai lantai tidak terbatas |
| Arsitektur Desain | Berbatas Dua Sisi (Margin) | — |
| Kekuatan Tarik Ikatan Kawat | >6gf untuk kawat Au 25µm | J-STD-020, masa pakai lantai tidak terbatas |
| Suhu Operasi | -55°C hingga +125°C | Parametrik penuh |
| Suhu Penyimpanan | -65°C hingga +150°C | — |
| Sensitivitas Kelembaban | MSL 1 | J-STD-020, masa pakai lantai tidak terbatas |
| RoHS | Sesuai | EU 2015/863 |
| Aplikasi Khas | Sirkuit sample-and-hold (S/H) presisi di mana penyerapan dielektrik secara langsung membatasi akurasi pengukuran | Filter input ADC resolusi tinggi di mana memori dielektrik kapasitor menciptakan kesalahan offset yang bergantung pada tegangan |
Geometri chip persegi panjang dengan rasio aspek hingga 4:1