rincian produk

Created with Pixso. Rumah Created with Pixso. Produk Created with Pixso.
Kondensator MOS
Created with Pixso.

Memori Dielektrik Nol 1000pF 80V Kapasitor MOS Karakteristik CV Ultra-linear Paraelektrik SiO2 Chip RF Lapisan Tunggal

Memori Dielektrik Nol 1000pF 80V Kapasitor MOS Karakteristik CV Ultra-linear Paraelektrik SiO2 Chip RF Lapisan Tunggal

Nama Merek: Hoan
Nomor Model: HACC102S80V500
MOQ: 10 buah
Ketentuan Pembayaran: L/C,D/A,D/P,T/T,Western Union
Informasi Rinci
Tempat asal:
Shaanxi, Tiongkok
Sertifikasi:
ISO 9001:2015, RoHS, REACH
Kapasitansi:
1000pF ±10% (±5% tersedia)
Nilai Tegangan:
80V DC
Memori Dielektrik:
Nol (SiO2 paraelektrik, tidak ada domain feroelektrik)
Linearitas CV:
Koefisien bias ultra-linier, <10 ppm/V DC
Tingkat Penuaan:
0% per dekade-jam (tidak ada penuaan feroelektrik)
Kapasitansi Bias DC Turun:
Dapat diabaikan (<0,1% pada nilai 80V DC)
ESL Chip Intrinsik:
<0,08nH
SRF (kawat ikatan 0,5 mm):
>300MHz
ESR @ 1GHz:
<0,15 Ohm
Faktor Q @ 1MHz / @ 1GHz:
>1500 / >150
Faktor Dissipasi:
≤0,15% @ 1kHz, 1,0 Vrms
TCC:
+35 ppm/°C (-55°C hingga +125°C)
Resistensi Isolasi:
≥10⁴ MΩ @ Nilai Tegangan DC, 25°C
Kebocoran @ 25°C / @ 125°C:
<10nA / <100nA pada 80V DC
Dielektrik:
SiO2 termal, 300nm (paraelektrik, memori nol)
Substrat:
Zona Apung Si, >1000 Ohm·cm
Resistivitas Substrat:
>1000 Ohm·cm, Silikon Zona Apung
Dimensi Keping:
0,75×0,75×0,15mm
Metalisasi Teratas:
TiW-Au, ≥2,5µm Au
Kekuatan Tarik Ikatan Kawat:
>6 gf untuk kawat Au 25µm (Metode MIL-STD-883 2011.7)
Metalisasi Bagian Belakang:
TiW-Pt-Au, ≥1.0µm Au (penghalang Pt)
Arsitektur Desain:
Berbatas Dua Sisi (Margin)
Suhu Operasional:
-55°C hingga +125°C
Tipe Pemasangan:
Kawat Bondable / Konduktif Epoxy atau AuSn Eutectic Die Attach
Penyerapan Dielektrik:
<0,1% @ 1kHz
Sensitivitas Kelembaban:
MSL 1 (Masa pakai lantai tidak terbatas per J-STD-020)
Menyoroti:

Kapasitor MOS 80V ultra-linear CV

,

Kapasitor lapisan tunggal SiO2 paraelektrik

,

Kapasitor MOS chip RF 1000pF

Deskripsi Produk

Kapasitor MOS Memori Dielektrik Nol HACC102S80V500: 1000pF 80V dengan Karakteristik C-V Ultra-Linear dan SiO Paraelektrik Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda. Dielektrik

The HACC102S80V500 adalah kapasitor MOS lapisan tunggal 1000pF ±10% dengan rating 80V DC, dibuat di atas silikon float-zone (>1000Ω·cm) dengan dielektrik SiO paraelektrik yang tumbuh secara termal 300nm Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.. Dimensi chip adalah 0,75mm × 0,75mm × 0,15mm dengan metalisasi atas TiW-Au (minimal Au 2,5µm) dan belakang TiW-Pt-Au (minimal Au 1,0µm, penghalang Pt). Perangkat ini direkayasa untuk aplikasi analog dan RF presisi di mana efek memori dielektrik, non-linearitas kapasitansi terhadap tegangan, dan hanyutan kapasitansi jangka panjang adalah faktor pembatas desain. Sepenuhnya dapat disesuaikan: kapasitansi dari 10pF hingga 1000pF, rating tegangan dari 6,3V hingga 100V, geometri chip kustom, dan opsi metalisasi alternatif tersedia.

1. Memori Dielektrik Nol—Keunggulan Paraelektrik dari SiO Termal Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.

DielektrikMemori dielektrik adalah batasan mendasar dari dielektrik keramik ferroelektrik yang digunakan dalam MLCC Kelas II (X7R, X5R, Y5V) dan banyak kapasitor film tipis. Dalam material ferroelektrik seperti barium titanat (BaTiO3

  • ), polarisasi spontan domain kristal menciptakan kapasitansi yang bergantung pada tegangan yang menunjukkan histeresis (memori keadaan bias sebelumnya) dan penuaan logaritmik (relaksasi polarisasi domain dari waktu ke waktu). HACC102S80V500 menghilangkan kedua efek ini sepenuhnya dengan menggunakan silikon dioksida yang tumbuh secara termal—dielektrik paraelektrik murni tanpa domain ferroelektrik:Penyerapan Dielektrik Nol: Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.2 menunjukkan penyerapan dielektrik di bawah 0,1% pada 1kHz—peningkatan satu urutan besarnya dibandingkan keramik Kelas II (2–5%). Dalam sirkuit sample-and-hold presisi, kesalahan penyerapan dielektrik 5% secara langsung diterjemahkan menjadi kesalahan pengukuran tegangan 5%. Penyerapan <0,1% dari SiO Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda. mengurangi kesalahan ini ke tingkat yang dapat diabaikan.
  • Tingkat Penuaan Nol: Kapasitor X7R Kelas II menunjukkan peluruhan kapasitansi logaritmik sekitar 3–5% per dekade-jam karena relaksasi domain ferroelektrik. Kapasitor X7R 1000pF yang diukur pada t=0 akan meluruh menjadi sekitar 950pF setelah 1000 jam, dan terus menurun secara logaritmik setelahnya. HACC102S80V500, dengan dielektrik SiO paraelektriknya Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda., tidak memiliki domain ferroelektrik dan oleh karena itu tidak ada penuaan—kapasitansi yang diukur pada t=0 dan t=10 tahun (87.600 jam) akan identik dalam ketidakpastian pengukuran. Untuk sistem kedirgantaraan dan industri dengan masa pakai multi-dekade, ini menghilangkan mekanisme hanyutan jangka panjang kritis yang jika tidak memerlukan kalibrasi ulang berkala.
  • Tidak Ada Loop Histeresis: Dielektrik ferroelektrik menunjukkan loop polarisasi-terhadap-tegangan (P-V) karakteristik yang analog dengan loop B-H material magnetik. Dalam istilah kapasitor, ini berarti kapasitansi yang diukur saat tegangan meningkat berbeda dari kapasitansi yang diukur saat tegangan menurun—menciptakan pita ketidakpastian yang bergantung pada riwayat sebesar 2–10% pada MLCC ferroelektrik. SiO paraelektrik Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda. dalam HACC102S80V500 tidak memiliki histeresis P-V; kapasitansi adalah fungsi bernilai tunggal dari tegangan dan suhu sesaat, terlepas dari riwayat bias sebelumnya.

2. Karakteristik C-V Ultra-Linear—Kapasitansi Independen dari Tegangan yang Diterapkan

Kapasitansi MLCC ferroelektrik menurun secara signifikan di bawah tegangan bias DC—fenomena yang dikenal sebagai koefisien bias DC atau koefisien tegangan kapasitansi (VCC). Dielektrik X7R Kelas II dapat kehilangan 30–80% dari kapasitansi terukurnya pada tegangan DC terukur. HACC102S80V500 menghilangkan degradasi ini melalui sifat paraelektrik SiO Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.:

  • VCC Ultra-Rendah (<10 ppm/V): Berbeda dengan struktur kristal perovskit barium titanat, yang mengubah konstanta dielektriknya sebagai respons terhadap medan listrik yang diterapkan (efek elektrostriktif), konstanta dielektrik SiO amorf Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda. sebesar 3,9 pada dasarnya independen dari medan yang diterapkan. VCC terukur sebesar <10 ppm/V berarti kapasitor 1000pF pada 0V DC mempertahankan 999pF pada 80V DC—perubahan kurang dari 0,1%. Ini adalah peningkatan 300–800× dibandingkan MLCC X7R.Perilaku Sirkuit yang Dapat Diprediksi:
  • Dalam jaringan bias penguat daya RF, kapasitor decoupling yang mengalami penurunan kapasitansi 50% di bawah tegangan bias nominal menciptakan pergeseran resonansi di tee bias yang dapat mengubah jaringan pencocokan sebesar ratusan MHz pada frekuensi gelombang mikro. Karakteristik C-V ultra-linear HACC102S80V500 menghilangkan sumber ketidakpastian impedansi ini, memungkinkan simulasi sirkuit yang dapat diprediksi dan keberhasilan desain tahap pertama.Tidak Ada Non-linearitas Amplitudo AC:
  • Selain efek bias DC, dielektrik ferroelektrik menunjukkan variasi kapasitansi dengan amplitudo sinyal AC—kurva C-V tidak linier bahkan di sekitar titik bias nol. Ini menciptakan distorsi harmonik: tegangan sinusoidal melintasi kapasitor non-linier menghasilkan arus harmonik. SiO paraelektrik2 Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.Fitur Utama

Memori Dielektrik Nol:

  • Dielektrik SiO paraelektrik2 Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.Karakteristik C-V Ultra-Linear: Kapasitansi bervariasi kurang dari 0,1% dari 0V hingga 80V tegangan DC terukur (<10 ppm/V VCC). Tidak ada non-linearitas amplitudo AC hingga breakdown dielektrik. Peningkatan 300–800× dibandingkan MLCC X7R.
  • Rating Tegangan Tinggi (80V DC): Dielektrik SiO termal 300nm2
  • memberikan DWV >200V (250% terukur) dengan kekuatan breakdown intrinsik >10MV/cm. Cocok untuk jaringan bias tegangan tinggi pada penguat daya GaN.Kepadatan Kapasitansi Tinggi (1000pF): Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.Platform yang Dapat Disesuaikan:
  • Kapasitansi dari 10pF hingga 1000pF pada footprint standar dari 0,50mm hingga 1,00mm. Rating tegangan kustom, geometri chip, dan opsi metalisasi tersedia.Spesifikasi Listrik (T = 25°C kecuali dicatat)
  • ParameterNilai

Kondisi

Kapasitansi 1000pF ±10% 1MHz, 1.0Vrms
Toleransi yang Tersedia ±10% (K), ±5% (J)
Rating Tegangan DC 80V J-STD-020, masa pakai lantai tidak terbatas
Tegangan Tahan Dielektrik >200V DC (250% terukur) Tahan 5 detik, uji produksi 100%
Kapasitansi vs. Bias DC (VCC) <10 ppm/V (<0,1% pada 80V terukur) 0V hingga tegangan terukur
Penyerapan Dielektrik <0,1% 1kHz
Tingkat Penuaan 0% per dekade-jam Dielektrik paraelektrik
ESL Chip Intrinsik <0,08nH De-embedded
SRF (kawat ikatan 0,5mm) >300MHz Kawat Au tunggal 25µm
Faktor Q @ 1MHz / @ 1GHz >1500 / >150 Tipikal
ESR @ 1GHz <0,15Ω 1kHz, 1.0Vrms
Faktor Disipasi ≤0,15% 1kHz, 1.0Vrms
Arus Bocor @ 25°C <10nA 80V DC
Arus Bocor @ 125°C <100nA -55°C hingga +125°C
TCC +35ppm/°C -55°C hingga +125°C
Resistansi Isolasi ≥10 -65°C hingga +150°C
Tegangan Terukur DC, 25°CDielektrikSiO Termal 2
, 300nm (paraelektrik) Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.Si float-zone, >1000Ω·cm J-STD-020, masa pakai lantai tidak terbatas
Dimensi Chip 0,75 × 0,75 × 0,15mm J-STD-020, masa pakai lantai tidak terbatas
Metalisasi Atas TiW-Au, ≥2,5µm Au
Metalisasi Belakang TiW-Pt-Au, ≥1,0µm Au J-STD-020, masa pakai lantai tidak terbatas
Arsitektur Desain Berbatas Dua Sisi (Margin)
Kekuatan Tarik Ikatan Kawat >6gf untuk kawat Au 25µm J-STD-020, masa pakai lantai tidak terbatas
Suhu Operasi -55°C hingga +125°C Parametrik penuh
Suhu Penyimpanan -65°C hingga +150°C
Sensitivitas Kelembaban MSL 1 J-STD-020, masa pakai lantai tidak terbatas
RoHS Sesuai EU 2015/863
Aplikasi Khas Sirkuit sample-and-hold (S/H) presisi di mana penyerapan dielektrik secara langsung membatasi akurasi pengukuran Filter input ADC resolusi tinggi di mana memori dielektrik kapasitor menciptakan kesalahan offset yang bergantung pada tegangan

Dekopling bias tegangan tinggi penguat daya GaN yang membutuhkan rating 80V dan penurunan kapasitansi bias DC nol

  • Filter analog presisi (Bessel, Butterworth, eliptik) di mana toleransi dan linearitas kapasitansi menentukan akurasi passband filter
  • Pra-penguat peka muatan untuk detektor radiasi di mana penyerapan dielektrik menciptakan kesalahan pemulihan baseline
  • Pencitraan medis dan instrumentasi ilmiah yang membutuhkan stabilitas kalibrasi multi-tahun tanpa hanyutan kapasitansi
  • Referensi Cepat Perakitan
  • Die Attach:
  • Solder eutektik AuSn (300–320°C, gas pembentuk N

2

  • /H2 Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.Wire Bonding: Ikatan bola termasonik Au 25µm (tahap 120–150°C, gaya 15–35gf, kekuatan tarik >6gf). Pendaratan ikatan ≥25µm dari tepi elektroda.Penyimpanan:
  • Waffle pack atau gel-pak, disegel vakum dengan aliran nitrogen. MSL 1 masa pakai lantai tidak terbatas. Simpan pada 20–25°C, 40–60% RH.Konfigurasi Pemesanan dan Kustom
  • Produk standar dikirim sebagai chip persegi 0,75mm × 0,75mm dalam waffle pack konduktif. Konfigurasi kustom tersedia dengan jumlah pesanan minimum mulai dari 10 buah:Kapasitansi kustom dari 10pF hingga 1000pF pada footprint standar (0,50mm–1,00mm)

Rating tegangan dari 6,3V hingga 100V DC

Geometri chip persegi panjang dengan rasio aspek hingga 4:1

  • Metalisasi belakang alternatif untuk proses perakitan tertentu
  • Hubungi kami dengan spesifikasi target Anda untuk penilaian kelayakan dan kutipan. Sampel evaluasi standar 1000pF dikirim dalam 1–2 minggu.