उत्पादों का विवरण

घर उत्पादों

जीरो डाइइलेक्ट्रिक मेमोरी 1000pF 80V MOS कैपेसिटर अल्ट्रा-लीनियर CV विशेषताएँ पैराइलेक्ट्रिक SiO2 सिंगल लेयर आरएफ चिप

Name: जीरो डाइइलेक्ट्रिक मेमोरी 1000pF 80V MOS कैपेसिटर अल्ट्रा-लीनियर CV विशेषताएँ पैराइलेक्ट्रिक SiO2 सिंगल लेयर आरएफ चिप
Brand: HongAn Microwave Co., Ltd.
SKU: HACC102S80V500
Availability: InStock

ब्रांड का नाम:	Hoan
मॉडल नंबर:	HACC102S80V500
MOQ:	10 टुकड़े
भुगतान की शर्तें:	एल/सी, डी/ए, डी/पी, टी/टी, वेस्टर्न यूनियन

विस्तृत जानकारी

उत्पाद का वर्णन

विस्तृत जानकारी

उत्पत्ति के प्लेस:

शानक्सी, चीन

प्रमाणन:

ISO 9001:2015, RoHS, REACH

समाई:

1000pF ±10% (±5% उपलब्ध)

रेटेड वोल्टेज:

80V डीसी

ढांकता हुआ मेमोरी:

शून्य (पैराइलेक्ट्रिक SiO2, कोई फेरोइलेक्ट्रिक डोमेन नहीं)

सीवी रैखिकता:

अल्ट्रा-रैखिक, <10 पीपीएम/वी डीसी पूर्वाग्रह गुणांक

उम्र बढ़ने की दर:

0% प्रति दशक-घंटे (कोई फेरोइलेक्ट्रिक उम्र बढ़ने नहीं)

डीसी बायस कैपेसिटेंस ड्रूप:

नगण्य (<0.1% रेटेड 80V DC पर)

आंतरिक चिप ईएसएल:

<0.08nH

एसआरएफ (0.5 मिमी बांड तार):

>300 मेगाहर्ट्ज

ईएसआर @ 1GHz:

<0.15 ओम

Q फ़ैक्टर @ 1MHz / @ 1GHz:

>1500 / >150

अपव्यय कारक:

≤0.15% @ 1kHz, 1.0 Vrms

टीसीसी:

+35 पीपीएम/डिग्री सेल्सियस (-55 डिग्री सेल्सियस से +125 डिग्री सेल्सियस)

इन्सुलेशन प्रतिरोध:

≥10⁴ MΩ @ रेटेड वोल्टेज DC, 25°C

रिसाव @ 25°C / @ 125°C:

<10nA / <100nA 80V DC पर

ढांकता हुआ:

थर्मल SiO2, 300nm (पैराइलेक्ट्रिक, शून्य मेमोरी)

सब्सट्रेट:

फ्लोट-जोन सी, >1000 ओम·सेमी

सब्सट्रेट प्रतिरोधकता:

>1000 ओम·सेमी, फ्लोट-ज़ोन सिलिकॉन

चिप आयाम:

0.75 × 0.75 × 0.15 मिमी

शीर्ष धातुकरण:

TiW-Au, ≥2.5μm Au

वायर बॉन्ड खींचने की ताकत:

>25μm एयू तार के लिए 6 जीएफ (एमआईएल-एसटीडी-883 विधि 2011.7)

पीछे की ओर धातुकरण:

TiW-Pt-Au, ≥1.0μm Au (Pt बैरियर)

अभ्यांत्रण:

दो तरफा बॉर्डर (मार्जिन)

परिचालन तापमान:

-55°C से +125°C

माउन्टिंग का प्रकार:

वायर बॉन्डेबल / कंडक्टिव एपॉक्सी या एयूएसएन यूटेक्टिक डाई अटैच

ढांकता हुआ अवशोषण:

<0.1% @ 1kHz

नमी संवेदनशीलता:

एमएसएल 1 (जे-एसटीडी-020 के अनुसार असीमित फ्लोर लाइफ)

प्रमुखता देना:

80V एमओएस कैपेसिटर अल्ट्रा-लाइनर सीवी

Paraelectric SiO2 एकल परत कंडेन्सर

आरएफ चिप एमओएस कैपेसिटर 1000 पीएफ

उत्पाद का वर्णन

HACC102S80V500 शून्य ढांकता हुआ मेमोरी MOS कैपेसिटर: 1000pF 80V अल्ट्रा-लीनियर C-V विशेषताओं और पैराइलेक्ट्रिक SiO के साथ_{भंडारण:} ढांकता हुआ

The HACC102S80V500 एक 1000pF ±10% सिंगल-लेयर MOS कैपेसिटर है जो 80V DC पर रेटेड है, जो फ्लोट-ज़ोन सिलिकॉन (>1000Ω·cm) पर 300nm थर्मल रूप से विकसित पैराइलेक्ट्रिक SiO के साथ निर्मित है_{भंडारण:} ढांकता हुआ। चिप आयाम 0.75mm × 0.75mm × 0.15mm हैं जिनमें TiW-Au टॉप मेटलाइजेशन (2.5μm न्यूनतम Au) और TiW-Pt-Au बैकसाइड (1.0μm न्यूनतम Au, Pt अवरोधक) है। यह उपकरण सटीक एनालॉग और आरएफ अनुप्रयोगों के लिए इंजीनियर किया गया है जहां ढांकता हुआ मेमोरी प्रभाव, वोल्टेज के साथ कैपेसिटेंस गैर-रैखिकता, और दीर्घकालिक कैपेसिटेंस बहाव डिजाइन-सीमित कारक हैं। पूरी तरह से अनुकूलन योग्य: 10pF से 1000pF तक कैपेसिटेंस, 6.3V से 100V तक वोल्टेज रेटिंग, कस्टम चिप ज्यामिति, और वैकल्पिक मेटलाइजेशन विकल्प उपलब्ध हैं।

1. शून्य ढांकता हुआ मेमोरी—थर्मल SiO का पैराइलेक्ट्रिक लाभ_{भंडारण:}

ढांकता हुआ मेमोरी क्लास II MLCCs (X7R, X5R, Y5V) और कई पतली-फिल्म कैपेसिटर में उपयोग किए जाने वाले फेरोइलेक्ट्रिक सिरेमिक ढांकता हुआ की एक मौलिक सीमा है। बेरियम टाइटेनेट (BaTiO) जैसी फेरोइलेक्ट्रिक सामग्री में₃), क्रिस्टलीय डोमेन का सहज ध्रुवीकरण एक वोल्टेज-निर्भर कैपेसिटेंस बनाता है जो हिस्टैरिसीस (पूर्व पूर्वाग्रह स्थिति की स्मृति) और लघुगणकीय उम्र बढ़ने (समय के साथ डोमेन ध्रुवीकरण की छूट) दोनों को प्रदर्शित करता है। HACC102S80V500 पूरी तरह से पैराइलेक्ट्रिक ढांकता हुआ के रूप में थर्मल रूप से विकसित सिलिकॉन डाइऑक्साइड का उपयोग करके इन दोनों प्रभावों को पूरी तरह से समाप्त करता है जिसमें कोई फेरोइलेक्ट्रिक डोमेन नहीं है:

शून्य ढांकता हुआ अवशोषण: जब एक कैपेसिटर को चार्ज करने के बाद क्षण भर के लिए शॉर्ट किया जाता है, तो एक आदर्श ढांकता हुआ शून्य वोल्टेज पर लौट आता है। व्यवहार में, फेरोइलेक्ट्रिक ढांकता हुआ एक अवशिष्ट वोल्टेज (आमतौर पर मूल चार्ज का 0.1-5%) बनाए रखता है जो सेकंड से मिनटों तक धीरे-धीरे घटता है—एक घटना जिसे ढांकता हुआ अवशोषण या सोकेज के रूप में जाना जाता है। HACC102S80V500 का पैराइलेक्ट्रिक SiO_{भंडारण:} 1kHz पर 0.1% से नीचे ढांकता हुआ अवशोषण प्रदर्शित करता है—क्लास II सिरेमिक (2-5%) पर एक परिमाण सुधार। सटीक नमूना-और-होल्ड सर्किट में, 5% ढांकता हुआ अवशोषण त्रुटि सीधे 5% वोल्टेज माप त्रुटि में बदल जाती है। SiO का <0.1% अवशोषण2_{भंडारण:}शून्य उम्र बढ़ने की दर:
क्लास II X7R कैपेसिटर फेरोइलेक्ट्रिक डोमेन छूट के कारण प्रति दशक-घंटे लगभग 3-5% की लघुगणकीय कैपेसिटेंस क्षय प्रदर्शित करते हैं। t=0 पर मापा गया 1000pF X7R कैपेसिटर 1000 घंटे के बाद लगभग 950pF तक घट जाएगा, और उसके बाद लघुगणकीय रूप से घटता रहेगा। HACC102S80V500, अपने पैराइलेक्ट्रिक SiO के साथ2_{भंडारण:}कोई हिस्टैरिसीस लूप नहीं:
फेरोइलेक्ट्रिक ढांकता हुआ चुंबकीय सामग्री के B-H लूप के समान ध्रुवीकरण-बनाम-वोल्टेज (P-V) हिस्टैरिसीस लूप प्रदर्शित करते हैं। कैपेसिटर के संदर्भ में, इसका मतलब है कि वोल्टेज बढ़ाते समय मापा गया कैपेसिटेंस वोल्टेज घटाते समय मापे गए कैपेसिटेंस से भिन्न होता है—फेरोइलेक्ट्रिक MLCCs में 2-10% की इतिहास-निर्भर अनिश्चितता बैंड बनाता है। HACC102S80V500 में पैराइलेक्ट्रिक SiO2_{भंडारण:}2. अल्ट्रा-लीनियर C-V विशेषताएँ—लागू वोल्टेज से स्वतंत्र कैपेसिटेंस

फेरोइलेक्ट्रिक MLCC का कैपेसिटेंस DC पूर्वाग्रह वोल्टेज के तहत काफी कम हो जाता है—एक घटना जिसे DC पूर्वाग्रह गुणांक या कैपेसिटेंस का वोल्टेज गुणांक (VCC) के रूप में जाना जाता है। क्लास II X7R ढांकता हुआ रेटेड DC वोल्टेज पर अपने रेटेड कैपेसिटेंस का 30-80% खो सकते हैं। HACC102S80V500 SiO की पैराइलेक्ट्रिक प्रकृति के माध्यम से इस गिरावट को समाप्त करता है

2_{भंडारण:}अल्ट्रा-लो VCC (<10 ppm/V):

बेरियम टाइटेनेट पेरोव्स्काइट क्रिस्टल संरचना के विपरीत, जो लागू विद्युत क्षेत्र (इलेक्ट्रोस्ट्रिक्टिव प्रभाव) के जवाब में अपने ढांकता हुआ स्थिरांक को बदलता है, 3.9 का अनाकार SiO2 ढांकता हुआ स्थिरांक मौलिक रूप से लागू क्षेत्र से स्वतंत्र है। मापा गया VCC_{भंडारण:}पूर्वानुमेय सर्किट व्यवहार: एक आरएफ पावर एम्पलीफायर पूर्वाग्रह नेटवर्क में, एक डिकपलिंग कैपेसिटर जो नाममात्र पूर्वाग्रह वोल्टेज के तहत 50% कैपेसिटेंस ड्रॉप का अनुभव करता है, पूर्वाग्रह टी में एक अनुनाद बदलाव बनाता है जो माइक्रोवेव आवृत्तियों पर सैकड़ों मेगाहर्ट्ज द्वारा मिलान नेटवर्क को डीट्यून कर सकता है। HACC102S80V500 की अल्ट्रा-लीनियर C-V विशेषता प्रतिबाधा अनिश्चितता के इस स्रोत को समाप्त करती है, जिससे पूर्वानुमानित सर्किट सिमुलेशन और पहले पास डिजाइन सफलता संभव होती है।
कोई एसी आयाम गैर-रैखिकता नहीं: DC पूर्वाग्रह प्रभावों के अलावा, फेरोइलेक्ट्रिक ढांकता हुआ एसी सिग्नल आयाम के साथ कैपेसिटेंस भिन्नता प्रदर्शित करते हैं—C-V वक्र शून्य-पूर्वाग्रह बिंदु के आसपास भी गैर-रैखिक होता है। यह हार्मोनिक विरूपण बनाता है: एक गैर-रैखिक कैपेसिटर पर एक साइनसोइडल वोल्टेज हार्मोनिक करंट उत्पन्न करता है। HACC102S80V500 में पैराइलेक्ट्रिक SiO
2 ढांकता हुआ ब्रेकडाउन क्षेत्र (>10MV/cm) तक एक रैखिक ढांकता हुआ प्रतिक्रिया है, जिसका अर्थ है कि कैपेसिटेंस डिवाइस के माध्यम से सभी व्यावहारिक आरएफ पावर स्तरों के लिए एसी सिग्नल आयाम से स्वतंत्र है।_{भंडारण:}शून्य ढांकता हुआ मेमोरी:

पैराइलेक्ट्रिक SiO

2 ढांकता हुआ जिसमें कोई फेरोइलेक्ट्रिक डोमेन नहीं है, ढांकता हुआ अवशोषण हिस्टैरिसीस, लघुगणकीय उम्र बढ़ने, और P-V हिस्टैरिसीस को समाप्त करता है। ढांकता हुआ अवशोषण <0.1%, उम्र बढ़ने की दर 0% प्रति दशक-घंटे।_{भंडारण:} कैपेसिटेंस 0V से 80V रेटेड DC वोल्टेज (<10 ppm/V VCC) तक 0.1% से कम भिन्न होता है। ढांकता हुआ ब्रेकडाउन तक कोई एसी आयाम गैर-रैखिकता नहीं। X7R MLCC पर 300-800× सुधार।उच्च वोल्टेज रेटिंग (80V DC):
300nm थर्मल SiO2 ढांकता हुआ >200V DWV (250% रेटेड) >10MV/cm आंतरिक ब्रेकडाउन शक्ति के साथ प्रदान करता है। GaN पावर एम्पलीफायरों में उच्च-वोल्टेज पूर्वाग्रह नेटवर्क के लिए उपयुक्त।
उच्च कैपेसिटेंस घनत्व (1000pF): 0.75mm × 0.75mm फुटप्रिंट में 1000pF सिंगल-लेयर MOS प्लेटफॉर्म में उच्चतम उपलब्ध कैपेसिटेंस प्रदान करता है—कम-आवृत्ति बाईपास और कपलिंग के लिए उपयुक्त जहां MLCC ढांकता हुआ मेमोरी त्रुटियां पेश करेंगे।_{भंडारण:} 0.50mm से 1.00mm तक मानक फुटप्रिंट में 10pF से 1000pF तक कैपेसिटेंस। कस्टम वोल्टेज रेटिंग, चिप ज्यामिति, और मेटलाइजेशन विकल्प उपलब्ध हैं।
विद्युत विनिर्देश (T = 25°C जब तक कि अन्यथा नोट न किया गया हो)पैरामीटर
मानस्थिति

कैपेसिटेंस

1000pF ±10%	1MHz, 1.0Vrms	उपलब्ध सहनशीलता
±10% (K), ±5% (J)	—	रेटेड डीसी वोल्टेज
80V	निरंतर	RoHS
>200V DC (250% रेटेड)	5 सेकंड का ठहराव, 100% उत्पादन परीक्षण	कैपेसिटेंस बनाम डीसी पूर्वाग्रह (VCC)
<10 ppm/V (रेटेड 80V पर <0.1%)	0V से रेटेड वोल्टेज तक	ढांकता हुआ अवशोषण
<0.1%	1kHz	उम्र बढ़ने की दर
0% प्रति दशक-घंटे	पैराइलेक्ट्रिक ढांकता हुआ	आंतरिक चिप ईएसएल
<0.08nH	डी-एम्बेडेड	एसआरएफ (0.5mm बॉन्ड वायर)
>300MHz	एकल 25μm Au तार	क्यू फैक्टर @ 1MHz / @ 1GHz
>1500 / >150	विशिष्ट	ईएसआर @ 1GHz
<0.15Ω	विशिष्ट	लीकेज करंट @ 25°C
≤0.15%	1kHz, 1.0Vrms	लीकेज करंट @ 25°C
<10nA	80V DC	लीकेज करंट @ 125°C
<100nA	80V DC	इन्सुलेशन प्रतिरोध
+35ppm/°C	-55°C से +125°C तक	इन्सुलेशन प्रतिरोध
≥10	4	—
रेटेड वोल्टेज डीसी, 25°C	ढांकता हुआ^{थर्मल SiO}2	, 300nm (पैराइलेक्ट्रिक)
—	सब्सट्रेट_{भंडारण:}—	RoHS
0.75 × 0.75 × 0.15mm	±0.025mm	RoHS
TiW-Au, ≥2.5μm Au	—	बैकसाइड मेटलाइजेशन
TiW-Pt-Au, ≥1.0μm Au	Pt प्रसार अवरोधक	RoHS
डबल-साइडेड बॉर्डर्ड (मार्जिन)	—	वायर बॉन्ड पुल स्ट्रेंथ
>6gf 25μm Au तार के लिए	MIL-STD-883 विधि 2011.7	RoHS
-55°C से +125°C तक	पूर्ण पैरामीट्रिक	भंडारण तापमान
-65°C से +150°C तक	—	नमी संवेदनशीलता
MSL 1	J-STD-020, असीमित फ्लोर लाइफ	RoHS
अनुरूप	EU 2015/863	विशिष्ट अनुप्रयोग
सटीक नमूना-और-होल्ड (S/H) सर्किट जहां ढांकता हुआ अवशोषण सीधे माप सटीकता को सीमित करता है	उच्च-रिज़ॉल्यूशन ADC इनपुट फिल्टर जहां कैपेसिटर ढांकता हुआ मेमोरी वोल्टेज-निर्भर ऑफसेट त्रुटियां बनाती है	GaN पावर एम्पलीफायर उच्च-वोल्टेज पूर्वाग्रह डिकपलिंग के लिए 80V रेटिंग और शून्य डीसी पूर्वाग्रह कैपेसिटेंस ड्रॉप दोनों की आवश्यकता होती है

सटीक एनालॉग फिल्टर (बेसेल, बटरवर्थ, इलिप्टिक) जहां कैपेसिटेंस सहनशीलता और रैखिकता फिल्टर पासबैंड सटीकता को परिभाषित करती है

विकिरण डिटेक्टरों के लिए चार्ज-संवेदनशील प्रीएम्पलीफायर जहां ढांकता हुआ अवशोषण बेसलाइन बहाली त्रुटियां पैदा करता है
मेडिकल इमेजिंग और वैज्ञानिक उपकरण जिन्हें कैपेसिटेंस बहाव के बिना बहु-वर्षीय अंशांकन स्थिरता की आवश्यकता होती है
असेंबली त्वरित संदर्भ
डाई अटैच:
AuSn यूटेक्टिक सोल्डर (300–320°C, N
2

/H

2 बनाने वाली गैस) सबसे कम ग्राउंड प्रतिरोध के लिए। प्रवाहकीय Ag एपॉक्सी (Epotek H20E, 120°C/30min) एक विकल्प के रूप में।_{भंडारण:} 25μm Au थर्मोसोनिक बॉल बॉन्डिंग (120–150°C स्टेज, 15–35gf बल, >6gf पुल स्ट्रेंथ)। बॉन्ड लैंडिंग इलेक्ट्रोड किनारे से ≥25μm।_{भंडारण:} वैफल पैक या जेल-पैक, नाइट्रोजन प्यूज़ के साथ वैक्यूम-सील्ड। MSL 1 असीमित फ्लोर लाइफ। 20–25°C, 40–60% RH पर स्टोर करें।
ऑर्डरिंग और कस्टम कॉन्फ़िगरेशनमानक उत्पाद प्रवाहकीय वैफल पैक में 0.75mm × 0.75mm स्क्वायर चिप्स के रूप में शिप होता है। न्यूनतम ऑर्डर मात्रा 10 टुकड़ों से शुरू होने वाले कस्टम कॉन्फ़िगरेशन उपलब्ध हैं:
मानक फुटप्रिंट (0.50mm–1.00mm) पर 10pF से 1000pF तक कस्टम कैपेसिटेंस6.3V से 100V DC तक वोल्टेज रेटिंग

4:1 पहलू अनुपात तक आयताकार चिप ज्यामिति

विशिष्ट असेंबली प्रक्रियाओं के लिए वैकल्पिक बैकसाइड मेटलाइजेशन

व्यवहार्यता मूल्यांकन और कोटेशन के लिए अपने लक्ष्य विनिर्देशों के साथ हमसे संपर्क करें। मानक 1000pF मूल्यांकन नमूने 1–2 सप्ताह के भीतर शिप होते हैं।

टैग:

शंक्वाकार प्रेरक

ब्रॉडबैंड इंडक्टर्स

एयर कोर प्रारंभ करनेवाला

वायु कुंडल प्रारंभ करनेवाला

एमओएस कैपेसिटर