dettagli dei prodotti

Created with Pixso. Casa Created with Pixso. prodotti Created with Pixso.
Condensatori MOS
Created with Pixso.

Condensatore MOS con memoria dielettrica zero 1000pF 80V Caratteristiche CV ultralineari Chip RF paraelettrico SiO2 a strato singolo

Condensatore MOS con memoria dielettrica zero 1000pF 80V Caratteristiche CV ultralineari Chip RF paraelettrico SiO2 a strato singolo

Marchio: Hoan
Numero di modello: HACC102S80V500
MOQ: 10 pezzi
Termini di pagamento: L/C,D/A,D/P,T/T,Western Union
Informazioni dettagliate
Luogo di origine:
Shaanxi, Cina
Certificazione:
ISO 9001:2015, RoHS, REACH
Capacità:
1000pF ±10% (±5% disponibile)
Tensione nominale:
80V DC
Memoria dielettrica:
Zero (SiO2 paraelettrico, nessun dominio ferroelettrico)
Linearità del CV:
Coefficiente di polarizzazione CC ultralineare, <10 ppm/V
Tasso di invecchiamento:
0% per decennio (nessun invecchiamento ferroelettrico)
Caduta della capacità di polarizzazione CC:
Trascurabile (<0,1% a 80 V CC nominali)
Chip intrinseco ESL:
<0,08nH
SRF (filo di collegamento da 0,5 mm):
>300 MHz
ESR @ 1GHz:
<0,15Ohm
Fattore Q a 1 MHz / a 1 GHz:
>1500 / >150
Fattore di dissipazione:
≤0,15% a 1kHz, 1,0 Vrm
TCC:
+35 ppm/°C (da -55°C a +125°C)
Resistenza di isolamento:
≥10⁴ MΩ alla tensione nominale CC, 25°C
Perdita @ 25°C / @ 125°C:
<10nA / <100nA a 80 V CC
Dielettrico:
SiO2 termico, 300 nm (paraelettrico, memoria zero)
Substrato:
Zona flottante Si, >1000 Ohm·cm
Resistività del substrato:
>1000 Ohm·cm, silicio a zona flottante
Dimensioni del chip:
0,75 × 0,75 × 0,15 mm
Metallizzazione superiore:
TiW-Au, ≥2,5 µm Au
Forza di trazione del legame del filo:
>6 gf per filo Au da 25 µm (metodo MIL-STD-883 2011.7)
Metallizzazione del retro:
TiW-Pt-Au, ≥1,0 ​​µm Au (barriera Pt)
Architettura di design:
Fronte-retro con bordo (margine)
Temperatura operativa:
Da -55°C a +125°C
Tipo di montaggio:
Fissaggio a filo/Filo epossidico conduttivo o attacco per matrice eutettica AuSn
Assorbimento dielettrico:
<0,1% a 1kHz
Sensibilità di umidità:
MSL 1 (durata del pavimento illimitata secondo J-STD-020)
Evidenziare:

Condensatore MOS 80V CV ultralineare

,

condensatore paraelettrico a singolo strato di SiO2

,

Capacitore MOS con chip RF 1000pF

Descrizione di prodotto

HACC102S80V500 Capacitore MOS a memoria dielettrica zero: 1000pF 80V con caratteristiche C-V ultra-lineari e SiO paraelettrico2diossido di carbonio

IlHACC102S80V500è un condensatore MOS mono strato da 1000 pF ± 10% a 80 V di corrente continua, fabbricato su silicio a zona galleggiante (> 1000Ω·cm) con SiO paraelettrico coltivato termicamente a 300 nm2Le dimensioni del chip sono di 0,75 mm × 0,75 mm × 0,15 mm con metallizzazione superiore TiW-Au (minimo 2,5 μm Au) e retro TiW-Pt-Au (minimo 1,0 μm Au, barriera Pt).Questo dispositivo è progettato per applicazioni analoghe e RF di precisione in cui gli effetti di memoria dielettrica, la non linearità della capacità con la tensione e la deriva della capacità a lungo termine sono fattori limitanti della progettazione.geometrie di chip personalizzate, e opzioni di metallizzazione alternative disponibili.

1. Memoria dielettrica zero  Il vantaggio paraelettrico del SiO termico2

La memoria dielettrica è una limitazione fondamentale dei dielettrici ceramici ferroelettrici utilizzati nei MLCC di classe II (X7R, X5R, Y5V) e in molti condensatori a film sottile.In materiali ferroelettrici come il titanato di bario (BaTiO)3), the spontaneous polarization of crystalline domains creates a voltage-dependent capacitance that exhibits both hysteresis (memory of prior bias state) and logarithmic aging (relaxation of domain polarization over time)L'HACC102S80V500 elimina completamente entrambi gli effetti utilizzando diossido di silicio coltivato termicamente, un dielettrico puramente paraelettrico senza domini ferroelettrici:

  • Absorzione dielettrica zero:Quando un condensatore viene accorciato momentaneamente dopo essere stato caricato, un dielettrico ideale ritorna a tensione zero.1·5% della carica originaria) che si decompone lentamente nel corso di secondi o minuti, un fenomeno noto come assorbimento dielettrico o imbevimento. SiO paraelettrico del HACC102S80V5002presenta un assorbimento dielettrico inferiore allo 0,1% a 1 kHz, un miglioramento di un ordine di grandezza rispetto alle ceramiche di classe II (25%).un errore di assorbimento dielettrico del 5% si traduce direttamente in un errore di misurazione della tensione del 5%L'assorbimento di SiO < 0,1%2riduce questo errore a livelli trascurabili.
  • Tasso di invecchiamento zero:I condensatori X7R di classe II presentano un decadimento della capacità logaritmica di circa il 3 ∼5% per decade-ora a causa del rilassamento del dominio ferroelettrico.Un condensatore X7R da 1000 pF misurato a t=0 decadrà a circa 950 pF dopo 1000 oreL'HACC102S80V500, con il suo SiO paraelettrico2L'analisi della capacità di iniezione è basata su una serie di analisi delle caratteristiche di un sistema di iniezione.Per sistemi aerospaziali e industriali con durata di servizio di più decenni, ciò elimina un meccanismo critico di deriva a lungo termine che altrimenti richiederebbe una ricalibrazione periodica.
  • Nessun ciclo di isteresi:I dielettrici ferroelettrici presentano un caratteristico ciclo di isteresi di polarizzazione contro tensione (P-V) analogo al ciclo B-H dei materiali magnetici. this means the capacitance measured while increasing voltage differs from the capacitance measured while decreasing voltage—creating a history-dependent uncertainty band of 2–10% in ferroelectric MLCCsIl SiO paraelettrico2in HACC102S80V500 non ha istesi P-V; la capacità è una funzione a valore singolo della tensione e della temperatura istantanee, indipendentemente dalla storia di bias precedente.

2. Caratteristiche C-V ultra-lineari Capacità indipendente dalla tensione applicata

La capacità di un MLCC ferroelettrico diminuisce in modo significativo sotto voltage bias DC, un fenomeno noto come coefficiente di bias DC o coefficiente di tensione della capacità (VCC).I dielettrici di classe II X7R possono perdere il 30~80% della loro capacità nominale alla tensione nominale CCL'HACC102S80V500 elimina questa degradazione grazie alla natura paraelettrica del SiO.2:

  • VCC ultra-basso (< 10 ppm/V):A differenza della struttura cristallina della perovskite di titanato di bario, che cambia la sua costante dielettrica in risposta a un campo elettrico applicato (effetto elettrostrittivo), il SiO amorfo2La costante dielettrica di 3,9 è fondamentalmente indipendente dal campo applicato. Il VCC misurato di <10 ppm/V significa che un condensatore a 1000pF a 0V DC mantiene 999pF a 80V DC – una variazione inferiore allo 0,1%.Questo è un miglioramento di 300×800 volte rispetto agli X7R MLCC..
  • Comportamento del circuito prevedibile:In una rete di bias di amplificatore di potenza RF, a decoupling capacitor that experiences 50% capacitance droop under the nominal bias voltage creates a resonance shift in the bias tee that can detune the matching network by hundreds of MHz at microwave frequenciesLa caratteristica ultra-lineare C-V dell'HACC102S80V500 elimina questa fonte di incertezza di impedenza, consentendo una simulazione di circuito prevedibile e il successo della progettazione del primo passaggio.
  • Nessuna non linearità dell'ampiezza CA:Oltre agli effetti di bias DC, i dielettrici ferroelettrici mostrano variazioni di capacità con l'ampiezza del segnale AC – la curva C-V è non lineare anche intorno al punto di bias zero.Questo crea una distorsione armonica.: una tensione sinusoidale attraverso un condensatore non lineare genera correnti armoniche.2in HACC102S80V500 ha una risposta dielettrica lineare fino al campo di rottura dielettrica (> 10MV/cm),il che significa che la capacità è indipendente dall'ampiezza del segnale CA per tutti i livelli pratici di potenza RF attraverso il dispositivo.

Caratteristiche chiave

  • Memoria dielettrica zero:SiO paraelettrico2L'assorbimento dielettrico <0,1%, il tasso di invecchiamento 0% per decade-ora.
  • Caratteristiche C-V ultra-lineari:Capacità varia di meno dello 0,1% da 0V a 80V tensione nominale CC (<10 ppm/V VCC). Nessuna nonlinearità di amplitudine CA fino alla rottura dielettrica.
  • Alte tensioni nominali (80V DC):SiO termico a 300 nm2Il dielettrico fornisce > 200 V DWV (250% nominale) con > 10 MV/cm di resistenza intrinseca alla rottura.
  • Densità di capacità elevata (1000 pF):1000 pF in 0,75 mm × 0.75 mm di ingombro fornisce la più alta capacità disponibile nella piattaforma MOS a strato singolo, adatta per bypass e accoppiamento a bassa frequenza in cui MLCC introdurrebbero errori di memoria dielettrica.
  • Piattaforma personalizzabile:Capacità da 10 pF a 1000 pF su impronte standard da 0,50 mm a 1,00 mm. Valutazioni di tensione personalizzate, geometrie di chip e opzioni di metallizzazione disponibili.

Specifiche elettriche (T = 25°C, salvo indicazione)

Parametro Valore Condizione
Capacità 1000pF ±10% 1MHz, 1,0Vrms
Tolleranze disponibili ±10% (K), ±5% (J)
Voltaggio nominale di corrente continua 80 V Continuo
Tensione resistente dielettrica > 200 V di corrente continua (250% nominale) 5 secondi di sospensione, prova di produzione al 100%
Capacità contro bias di corrente continua (VCC) < 10 ppm/V (< 0,1% a 80 V nominali) 0V a tensione nominale
Assorbimento dielettrico < 0,1% 1 kHz
Tasso di invecchiamento 0% per decina di ore diossido di carbonio
Chip intrinseco ESL < 0,08nH Non incorporato
SRF (0,5 mm di filo di legame) > 300 MHz Cavi Au singoli da 25 μm
Fattore Q @ 1MHz / @ 1GHz > 1500 / > 150 Tipico
ESR @ 1GHz < 0,15Ω Tipico
Fattore di dissipazione ≤ 0,15% 1 kHz, 1,0 Vrms
Corrente di perdita @ 25°C < 10nA 80 V di corrente continua
Corrente di perdita @ 125°C < 100nA 80 V di corrente continua
TCC +35 ppm/°C -55°C a +125°C
Resistenza all'isolamento ≥ 104 Tensione nominale CC, 25°C
diossido di carbonio SiO termico2, 300nm (paraelettrico)
Substrato Zona di galleggiamento Si, > 1000Ω·cm
Dimensioni del chip 00,75 × 0,75 × 0,15 mm ± 0,025 mm
Metalizzazione superiore TiW-Au, ≥ 2,5 μm Au
Metalizzazione sul retro TiW-Pt-Au, ≥ 1,0 μm Au Barriera di diffusione Pt
Architettura di progettazione Margine a doppio lato
Forza di trazione del filo > 6 gf per filo Au di 25 μm Metodo MIL-STD-883 2011.7
Temperatura di funzionamento -55°C a +125°C Parametrico completo
Temperatura di conservazione -65°C a +150°C
Sensibilità all'umidità MSL 1 J-STD-020, durata illimitata del pavimento
RoHS Conformità Codice di riferimento

Applicazioni tipiche

  • Circuiti di precisione a campionamento e tenuta (S/H) in cui l'assorbimento dielettrico limita direttamente la precisione delle misurazioni
  • Filtri di ingresso ADC ad alta risoluzione in cui la memoria dielettrica del condensatore crea errori di offset dipendenti dalla tensione
  • GaN amplificatore di potenza disaggregazione di bias ad alta tensione che richiede sia 80V nominale e zero DC bias capacitance droop
  • Filtri analogici di precisione (Bessel, Butterworth, ellittica) in cui la tolleranza di capacità e la linearità definiscono la precisione della banda di passaggio del filtro
  • Preamplificatori sensibili alla carica per rilevatori di radiazioni in cui l'assorbimento dielettrico crea errori di ripristino della linea di base
  • Imaging medico e strumentazione scientifica che richiedono stabilità di taratura pluriennale senza deriva di capacità

Rapido riferimento all'assemblaggio

  • Attachare:Saldatura eutectica AuSn (300°C-320°N)2/H2Epoxide Ag conduttivo (Epotek H20E, 120°C/30min) come alternativa.
  • Legatura del filo:25 μm di legame a sfera termosonica Au (stadio a 120 ∼ 150 °C, forza 15 ∼ 35 gf, forza di trazione > 6 gf).
  • Immagazzinamento:Confezione a base di waffle o gel, sigillata sotto vuoto con depurazione di azoto.

Ordinazione e configurazione personalizzata

Prodotti standard in forma di chip quadrati da 0,75 mm × 0,75 mm in waffle conduttivi.

  • Capacità personalizzata da 10 pF a 1000 pF su impronte standard (0,50 mm ≈ 1,00 mm)
  • tensione nominale da 6,3 V a 100 V di corrente continua
  • Geometrie di chip rettangolari fino a un rapporto di aspetto di 4:1
  • Metalizzazione alternativa per processi specifici di assemblaggio

Contattateci con le vostre specifiche di destinazione per una valutazione della fattibilità e un preventivo.