| Marchio: | Hoan |
| Numero di modello: | HACC102S80V500 |
| MOQ: | 10 pezzi |
| Termini di pagamento: | L/C,D/A,D/P,T/T,Western Union |
IlHACC102S80V500è un condensatore MOS mono strato da 1000 pF ± 10% a 80 V di corrente continua, fabbricato su silicio a zona galleggiante (> 1000Ω·cm) con SiO paraelettrico coltivato termicamente a 300 nm2Le dimensioni del chip sono di 0,75 mm × 0,75 mm × 0,15 mm con metallizzazione superiore TiW-Au (minimo 2,5 μm Au) e retro TiW-Pt-Au (minimo 1,0 μm Au, barriera Pt).Questo dispositivo è progettato per applicazioni analoghe e RF di precisione in cui gli effetti di memoria dielettrica, la non linearità della capacità con la tensione e la deriva della capacità a lungo termine sono fattori limitanti della progettazione.geometrie di chip personalizzate, e opzioni di metallizzazione alternative disponibili.
La memoria dielettrica è una limitazione fondamentale dei dielettrici ceramici ferroelettrici utilizzati nei MLCC di classe II (X7R, X5R, Y5V) e in molti condensatori a film sottile.In materiali ferroelettrici come il titanato di bario (BaTiO)3), the spontaneous polarization of crystalline domains creates a voltage-dependent capacitance that exhibits both hysteresis (memory of prior bias state) and logarithmic aging (relaxation of domain polarization over time)L'HACC102S80V500 elimina completamente entrambi gli effetti utilizzando diossido di silicio coltivato termicamente, un dielettrico puramente paraelettrico senza domini ferroelettrici:
La capacità di un MLCC ferroelettrico diminuisce in modo significativo sotto voltage bias DC, un fenomeno noto come coefficiente di bias DC o coefficiente di tensione della capacità (VCC).I dielettrici di classe II X7R possono perdere il 30~80% della loro capacità nominale alla tensione nominale CCL'HACC102S80V500 elimina questa degradazione grazie alla natura paraelettrica del SiO.2:
| Parametro | Valore | Condizione |
| Capacità | 1000pF ±10% | 1MHz, 1,0Vrms |
| Tolleranze disponibili | ±10% (K), ±5% (J) | ️ |
| Voltaggio nominale di corrente continua | 80 V | Continuo |
| Tensione resistente dielettrica | > 200 V di corrente continua (250% nominale) | 5 secondi di sospensione, prova di produzione al 100% |
| Capacità contro bias di corrente continua (VCC) | < 10 ppm/V (< 0,1% a 80 V nominali) | 0V a tensione nominale |
| Assorbimento dielettrico | < 0,1% | 1 kHz |
| Tasso di invecchiamento | 0% per decina di ore | diossido di carbonio |
| Chip intrinseco ESL | < 0,08nH | Non incorporato |
| SRF (0,5 mm di filo di legame) | > 300 MHz | Cavi Au singoli da 25 μm |
| Fattore Q @ 1MHz / @ 1GHz | > 1500 / > 150 | Tipico |
| ESR @ 1GHz | < 0,15Ω | Tipico |
| Fattore di dissipazione | ≤ 0,15% | 1 kHz, 1,0 Vrms |
| Corrente di perdita @ 25°C | < 10nA | 80 V di corrente continua |
| Corrente di perdita @ 125°C | < 100nA | 80 V di corrente continua |
| TCC | +35 ppm/°C | -55°C a +125°C |
| Resistenza all'isolamento | ≥ 104MΩ | Tensione nominale CC, 25°C |
| diossido di carbonio | SiO termico2, 300nm (paraelettrico) | ️ |
| Substrato | Zona di galleggiamento Si, > 1000Ω·cm | ️ |
| Dimensioni del chip | 00,75 × 0,75 × 0,15 mm | ± 0,025 mm |
| Metalizzazione superiore | TiW-Au, ≥ 2,5 μm Au | ️ |
| Metalizzazione sul retro | TiW-Pt-Au, ≥ 1,0 μm Au | Barriera di diffusione Pt |
| Architettura di progettazione | Margine a doppio lato | ️ |
| Forza di trazione del filo | > 6 gf per filo Au di 25 μm | Metodo MIL-STD-883 2011.7 |
| Temperatura di funzionamento | -55°C a +125°C | Parametrico completo |
| Temperatura di conservazione | -65°C a +150°C | ️ |
| Sensibilità all'umidità | MSL 1 | J-STD-020, durata illimitata del pavimento |
| RoHS | Conformità | Codice di riferimento |
Prodotti standard in forma di chip quadrati da 0,75 mm × 0,75 mm in waffle conduttivi.
Contattateci con le vostre specifiche di destinazione per una valutazione della fattibilità e un preventivo.