Capacitores MOS de Indutância Quase Zero Capacitor de camada única 30V 100 pF Chip para circuitos RF de banda larga

Capacitor MOS de Indutividade Quase Zero HACC101S30V101 100pF 30V Chip de Camada Única para Circuitos de Microondas RF de Banda Larga

HACC101S30V101 Capacitor MOS de uma única camada: de baixa indutividade, sem microfones 100 pF para circuitos GHz

O HACC101S30V101 é um condensador MOS de uma única camada de 100pF ± 10% a 30V DC, construído em um substrato de silício de zona flutuante (> 1000Ω·cm) com SiO térmico de 300nm₂As dimensões do chip são de 0,50 mm * 0,50 mm * 0,15 mm, com uma metalização superior de ouro mínima de 2,5 μm e uma parte traseira de ouro mínima de 1,0 μm.É otimizado para aplicações acima de 1 GHz onde a indutividade de série parasitária, o ruído induzido por vibração e a propagação da capacidade de unidade para unidade determinam diretamente o desempenho ao nível do sistema.

1Como a construção de uma única camada alcança sub-0.05nH ESL

A indutividade de série equivalente (ESL) em um capacitor surge do fluxo magnético fechado pelo circuito de corrente através do dispositivo.cada par de elétrodos internos forma um circuito de corrente, e a pilha de N pares de eletrodos cria N loops paralelos cuja indutividade mútua se soma construtivamente.

A estrutura de MOS de camada única elimina este mecanismo:

• Percurso de corrente apenas vertical:Fluxos de corrente do elétrodo de ouro superior, verticalmente através do SiO₂A partir de um eixo de transmissão, o fluxo de corrente é conduzido através de um eixo dieléctrico, para dentro do substrato de silício e para fora através do eixo de transmissão, através de um único circuito com uma área fechada mínima, sem fluxo de corrente horizontal ao longo dos eletrodos internos.
• Espessura dielétrica versus indutividade:O SiO de 300 nm₂Nesta escala, a contribuição do fluxo magnético da região dielétrica é dominada pelo fio de ligação e pela geometria do circuito externo.
• Valores de ESL medidos:Para um chip de 0,50 mm com um único diâmetro de 25 μm, fio de ligação de ouro de 0,5 mm de comprimento, a indutividade total do loop é de aproximadamente 0,4 nH. Subtraindo a contribuição do fio de ligação (~ 0,35 nH para 0,05 nH).5 mm de 25μm fio Au) deixa um chip intrínseco ESL abaixo de 0.05nH. Com múltiplos fios de ligação paralelas, a ESL efetiva é aproximadamente 1/N.
• Consequência prática:A 100 pF, a ressonância em série com 0,05nH ESL ocorre acima de 2,2 GHz, mas a ESL intrínseca do chip é baixa o suficiente para que a indutividade do fio de ligação controlada pelo usuário domine,dando ao designer de circuito controle direto sobre a frequência de ressonância através da seleção de comprimento de fio de ligação.

2Base material para resposta piezoelétrica zero

The microphonic effect in capacitors occurs when mechanical strain induces a voltage through either the direct piezoelectric effect (strain → polarization) or through dimensional changes in the dielectric (strain → capacitance modulation)Ambos os mecanismos dependem da estrutura cristalográfica do material dielétrico.

SiO cultivado termicamente₂é livre de ambos os efeitos:

• Estrutura amorfa:Ao contrário do quartzo cristalino (que é piezoelétrico) ou ferroelétrico BaTiO₃(que é tanto piezoelétrico como eletrostrictivo), SiO amorfo₂A piezoeletricidade requer uma estrutura cristalina não-centrosimétrica, uma condição que a rede atômica aleatória de sílica amorfa não pode satisfazer.
• Sem domínios ferroeléctricos:Titanato de bário (BaTiO)₃) nos condensadores X7R e X5R deriva a sua constante dielétrica elevada do movimento da parede do domínio⁴⁺Este mecanismo é inerentemente não-linear, histérico e mecanicamente acoplado.₂Tem uma constante dielétrica de aproximadamente 3,9 sem componente ferroelétrico, resultando numa característica C-V perfeitamente linear de 0 V a tensão nominal.
• Comparação de electrostricção:Todos os dielétricos apresentam alguma eletroestricção (deformação proporcional ao quadrado do campo elétrico), mas o efeito em SiO₂O coeficiente de eletroestricção do SiO térmico₂é inferior a 10^{- 22 anos.}m2/V2, em comparação com cerca de 10^{- 16 anos.}m2/V2 para o BaTiO₃Uma diferença de um factor de um milhão.

3Controle de processo a nível de wafer para uniformidade da capacitância

A consistência do valor da capacitância em um lote de produção depende de dois fatores: uniformidade da espessura dielétrica e definição da área do eletrodo.

• Oxidação térmica seca:Os wafers de silício são oxidados num forno de quartzo a 950-1050°C num O seco₂A cinética de oxidação de Deal-Grove produz crescimento autolimitado.onde a variância da espessura do óxido numa bolacha de 150 mm é tipicamente inferior a ± 2% (medida por ellipsometria espectroscópica a 49 pontos por bolacha).
• Litografia por eletrodo:O eletrodo de ouro superior é definido por um processo de levantamento usando fotolitografia de contato.A variação da área do eléctrodo é controlada pela tolerância de dimensão crítica (CD) da máscara de litografia de ± 1 μm numa dimensão nominal do eléctrodo de 400 μm, contribuindo com menos de ± 0,5% para a variação da capacitância.
• Ensaio de CC a 100% ao nível da bolacha:Cada local de capacitor em cada wafer é sondado para a capacitância a 1 MHz, corrente de vazamento na tensão nominal e tensão de ruptura.A aceitação do lote baseia-se num rendimento mínimo de 95% da sonda.
• Adesão e camada de barreira TiW:Uma fina camada de TiW (titânio-tungstênio, tipicamente de 100 nm) é depositada entre o silício/SiO₂Esta camada desempenha três funções: promoção da adesão (evitando a deslaminagem do ouro durante a ligação do fio),barreira de difusão (bloqueia a interdifusão silício-ouro a temperaturas elevadas), e a difusão da corrente (reduzindo a densidade de corrente localizada nos locais de obrigações).

4Características de desempenho de RF

As medições dos parâmetros S de sinais pequenos (1-20 GHz, sonda GSG, calibração de carga aberta curta) no HACC101S30V101 produzem o seguinte desempenho típico:

• Fator Q:> 2000 a 1MHz, > 300 a 1GHz, > 80 a 5GHz._s) tendência, onde R_sInclui as perdas da RSE e as perdas induzidas pelo substrato.O substrato de zona flutuante de alta resistividade (> 1000Ω·cm) minimiza as perdas de corrente de redemoinho que, de outra forma, degradariam Q em substratos de silício Czochralski padrão.
• Perda de inserção:A perda de inserção ligada em série (duas portas) é inferior a 0,1 dB até 6 GHz para um sistema de 50Ω, tornando o capacitor adequado para aplicações de correspondência de baixa perda e bloqueio de CC.
• Resonância em série:Com um fio de ligação de 0,5 mm, a indutividade total de ~ 0,4nH produz uma auto-resonância em série a aproximadamente 800 MHz para o valor de 100 pF.Este é bem caracterizado e pode ser deslocado ajustando a geometria do fio de ligação um grau de liberdade não disponível com condensadores embalados discretos.

Características fundamentais

• Indutância intrínseca quase zero:A indutividade do sistema é dominada por um fio de ligação controlado pelo utilizador, proporcionando auto-resonância ajustável.
• Cero saída piezoelétrica:SiO amorfo₂um dieléctrico sem coeficiente piezoelétrico, sem efeito de condensador de canto e sem captação de ruído microfónico,Verificado por ensaios de vibração de acordo com o método 204 da MIL-STD-202 (sem saída mensurável acima do nível de ruído à aceleração máxima de 10 g), 20Hz-2kHz varredura).
• Uniformidade de alta capacidade:± 2% de uniformidade da espessura do óxido combinada com controlo de CD por elétrodo de ± 1 μm. ± 10% de tolerância padrão, ± 5% disponível.
• Sistema de metalização TiW-Au:100 nm de barreira/camada de adesão TiW + 2.5μm de eletrodo superior de ouro mínimo. Força de tração da ligação > 6gf para fio Au de 25μm. Lado traseiro: TiW-Pt-Au com barreira Pt para compatibilidade de epóxi de prata.
• Substrato de alta resistência:O silício de zona flutuante com resistência > 1000Ω·cm minimiza as perdas de RF do substrato, permitindo Q > 300 a 1 GHz.

Especificações elétricas (T = 25°C, salvo indicação)

Orientação para o desenho de aplicações

Circuitos VCO e PLL:The absence of piezoelectric response makes the HACC101S30V101 suitable for oscillator tank circuits where mechanical vibration would otherwise modulate the capacitance and appear as phase noise sidebandsEm um VCO típico de 2 GHz com um condensador de tanque de 100 pF, uma sensibilidade piezoelétrica de 1 ppm/g (típica do X7R) produz uma modulação de frequência induzida por vibração de 2 kHz/g.O HACC101S30V101 elimina este mecanismo a nível dos componentes.

Bypass de banda larga:Para a separação de alimentação acima de 1 GHz, monte o chip o mais próximo possível do dispositivo ativo.O fio de ligação de 5 mm do eletrodo superior do capacitor para o pad do dispositivo produz uma frequência de ressonância de série próxima de 800MHz com o valor de 100pFAcima desta frequência, o condensador parece indutivo, mas o valor de indutividade é a indutividade do fio de ligação bem controlada, não uma ESL interna desconhecida.usar dois fios de ligação paralelas para reduzir pela metade a indutividade efetiva e dobrar a frequência de ressonância da série.

LNA Correspondência:O Q > 300 a 1 GHz garante que o capacitor contribua com perdas insignificantes para as redes de correspondência de entrada.Utilize o condensador como elemento de série (bloco de corrente contínua) ou elemento de derivação, dependendo da relação de transformação da impedância.

Reunião

Aplicação: eutectic AuSn (pico a 320°C, N₂/H₂Ligação de fios: ligação de esferas termo-sônicas de 25 μm Au (estágio de 120-150 °C, força de ligação de 25-35 gf, força de tração > 6 gf) ou ligação de cunha ultrasônica de 25 μm Al à temperatura ambiente.Classe 0 (HBM) de ESD.

Contacte-nos para obter dados medidos de parâmetros S, mapas C-V de nível de wafer, relatórios de testes de vibração ou valores de capacitância personalizados na plataforma de 0,50 mm.