Capacitors MOS à inductance proche de zéro à couche unique 30V 100 pF puce de condensateur pour les circuits RF à large bande

Condensateur MOS à inductance quasi nulle HACC101S30V101 100pF 30V à couche unique pour circuits RF micro-ondes à large bande

Condensateur MOS à couche unique HACC101S30V101 : faible inductance, sans microphonie 100pF pour circuits GHz

Le HACC101S30V101 est un condensateur MOS à couche unique de 100pF ±10% nominal à 30V DC, construit sur un substrat de silicium float-zone (>1000Ω·cm) avec une SiO thermique de 300nm diélectrique. Les dimensions de la puce sont de 0,50 mm * 0,50 mm * 0,15 mm avec une métallisation supérieure en or minimale de 2,5 µm et une face arrière en or minimale de 1,0 µm. Il est optimisé pour les applications supérieures à 1 GHz où l'inductance série parasite, le bruit induit par les vibrations et la dispersion de capacité d'une unité à l'autre déterminent directement les performances au niveau du système.

1. Comment la construction à couche unique permet d'atteindre une ESL inférieure à 0,05 nH

L'inductance série équivalente (ESL) dans un condensateur provient du flux magnétique enfermé par la boucle de courant traversant le dispositif. Dans un condensateur céramique multicouche (MLCC), chaque paire d'électrodes internes forme une boucle de courant, et la pile de N paires d'électrodes crée N boucles parallèles dont l'inductance mutuelle s'ajoute de manière constructive. Le résultat est une ESL qui évolue mal avec le nombre de couches et la longueur de la puce.

La structure MOS à couche unique élimine ce mécanisme :

• Chemin de courant uniquement vertical : Le courant circule de l'électrode supérieure en or, verticalement à travers le SiO diélectrique, dans le substrat de silicium, et sort par l'or de la face arrière — une seule boucle avec une surface enfermée minimale. Il n'y a pas de courant horizontal le long des électrodes internes.
• Épaisseur du diélectrique vs inductance : La couche de SiO de 300 nm définit la longueur du chemin de courant à travers le diélectrique. À cette échelle, la contribution du flux magnétique de la région diélectrique est dominée par le fil de connexion et la géométrie du circuit externe.
• Valeurs ESL mesurées : Pour une puce de 0,50 mm avec un seul fil de connexion en or de 25 µm de diamètre et 0,5 mm de long, l'inductance totale de la boucle est d'environ 0,4 nH. En soustrayant la contribution du fil de connexion (~0,35 nH pour 0,5 mm de fil Au de 25 µm), il reste une ESL intrinsèque de la puce inférieure à 0,05 nH. Avec plusieurs fils de connexion parallèles, l'ESL effective évolue approximativement comme 1/N.
• Conséquence pratique : À 100 pF, la résonance série avec une ESL de 0,05 nH se produit au-dessus de 2,2 GHz — mais l'ESL intrinsèque de la puce est suffisamment faible pour que l'inductance du fil de connexion contrôlée par l'utilisateur domine, donnant au concepteur de circuit un contrôle direct sur la fréquence de résonance par la sélection de la longueur du fil de connexion.

2. Base matérielle pour une réponse piézoélectrique nulle

L'effet microphonique dans les condensateurs se produit lorsque la contrainte mécanique induit une tension par l'effet piézoélectrique direct (contrainte → polarisation) ou par des changements dimensionnels dans le diélectrique (contrainte → modulation de capacité). Ces deux mécanismes dépendent de la structure cristallographique du matériau diélectrique.

Le SiO thermiquement oxydé est exempt de ces deux effets :

• Structure amorphe : Contrairement au quartz cristallin (qui est piézoélectrique) ou au BaTiO ferroélectrique₃ (qui est à la fois piézoélectrique et électrostrictif), le SiO amorphe manque d'ordre cristallographique à longue portée. La piézoélectricité nécessite une structure cristalline non centrosymétrique — une condition que le réseau atomique aléatoire de la silice amorphe ne peut satisfaire.
• Pas de domaines ferroélectriques : Le titanate de baryum (BaTiO₃) dans les condensateurs X7R et X5R tire sa constante diélectrique élevée du mouvement des parois de domaine — la réorientation des ions Ti⁴⁺ au sein de la cellule unitaire pérovskite sous l'effet d'un champ électrique appliqué. Ce mécanisme est intrinsèquement non linéaire, hystérétique et mécaniquement couplé. Le SiO a une constante diélectrique d'environ 3,9 sans composante ferroélectrique, produisant une caractéristique C-V parfaitement linéaire de 0V à la tension nominale.
• Comparaison de l'électrostriction : Tous les diélectriques présentent une certaine électrostriction (contrainte proportionnelle au carré du champ électrique), mais l'effet dans le SiO est plusieurs ordres de grandeur plus faible que dans les ferroélectriques à haute constante K. Le coefficient d'électrostriction du SiO thermique est inférieur à 10^-22 m²/V², comparé à environ 10^-16 m²/V² pour le BaTiO₃ — une différence d'un million.

3. Contrôle du processus au niveau du wafer pour l'uniformité de la capacité

La cohérence de la valeur de capacité sur un lot de production dépend de deux facteurs : l'uniformité de l'épaisseur du diélectrique et la définition de la surface de l'électrode. La séquence de fabrication HACC aborde les deux :

• Oxydation thermique sèche : Les wafers de silicium sont oxydés dans un four à quartz à 950-1050°C dans une ambiance de O₂ sèche. La cinétique d'oxydation de Deal-Grove produit une croissance auto-limitée, où la variance de l'épaisseur de l'oxyde sur un wafer de 150 mm est généralement inférieure à ±2% (mesurée par ellipsométrie spectroscopique à 49 points par wafer). L'électrode supérieure en or est définie par un processus de lift-off utilisant la photolithographie par contact. La variation de la surface de l'électrode est contrôlée par la tolérance de la dimension critique (CD) du masque de lithographie de ±1 µm sur une dimension nominale de l'électrode de 400 µm, contribuant à moins de ±0,5% à la variation de capacité.
• Test DC 100% au niveau du wafer : Chaque site de condensateur sur chaque wafer est sondé pour la capacité à 1 MHz, le courant de fuite à la tension nominale et la tension de claquage. Les sites dépassant les limites spécifiées sont encrés pour exclusion lors du découpage. L'acceptation du lot est basée sur un rendement de sondage minimum de 95%.
• Couche d'adhérence et de barrière TiW : Une fine couche de TiW (titane-tungsten, typiquement 100 nm) est déposée entre la surface silicium/SiO₂ et l'électrode en or. Cette couche remplit trois fonctions : promotion de l'adhérence (empêchant la délamination de l'or lors du soudage par fil), barrière de diffusion (bloquant l'interdiffusion silicium-or à des températures élevées) et répartition du courant (réduisant la densité de courant localisée aux sites de soudure).
• 4. Caractéristiques de performance RFLes mesures de paramètres S en petit signal (1-20 GHz, sonde GSG, calibration short-open-load-thru) sur le HACC101S30V101 donnent les performances typiques suivantes : >2000 à 1 MHz, >300 à 1 GHz, >80 à 5 GHz. La diminution du Q avec la fréquence suit la tendance attendue de 1/(ωCRs), où Rs comprend les pertes ESR et les pertes induites par le substrat. Le substrat float-zone à haute résistivité (>1000Ω·cm) minimise les pertes de courant de Foucault qui dégraderaient autrement le Q dans les substrats de silicium Czochralski standard.

Perte d'insertion :

La perte d'insertion en série (deux ports) est inférieure à 0,1 dB jusqu'à 6 GHz pour un système de 50Ω, rendant le condensateur adapté aux applications de mise en correspondance à faible perte et de blocage DC.

• Résonance série : Avec un fil de connexion de 0,5 mm, l'inductance totale d'environ 0,4 nH produit une auto-résonance série à environ 800 MHz pour la valeur de 100 pF. Ceci est bien caractérisé et peut être décalé en ajustant la géométrie du fil de connexion — une liberté qui n'est pas disponible avec les condensateurs discrets encapsulés. _{ESL de puce inférieure à 0,05 nH. L'inductance du système est dominée par le fil de connexion contrôlé par l'utilisateur, offrant une auto-résonance réglable.}Inductance intrinsèque quasi nulle : _{ESL de puce inférieure à 0,05 nH. L'inductance du système est dominée par le fil de connexion contrôlé par l'utilisateur, offrant une auto-résonance réglable.}Sortie piézoélectrique nulle :
• Diélectrique SiO amorphe2
• sans coefficient piézoélectrique. Effet de condensateur chantant nul et bruit microphonique nul, vérifiés par des tests de vibration selon MIL-STD-202 Méthode 204 (aucune sortie mesurable au-dessus du plancher de bruit à 10g d'accélération de pointe, balayage 20 Hz-2 kHz).Uniformité de capacité élevée :

Uniformité de l'épaisseur de l'oxyde de ±2% combinée à un contrôle CD de l'électrode de ±1 µm. Tolérance standard de ±10%, ±5% disponible. Pas de dérating de capacité en polarisation DC.

• Système de métallisation TiW-Au : Couche barrière/adhérence TiW de 100 nm + électrode supérieure en or de 2,5 µm minimum. Force d'arrachement du fil >6gf pour fil Au de 25 µm. Face arrière : TiW-Pt-Au avec barrière Pt pour compatibilité avec époxy argent.
• Substrat à haute résistivité : Silicium float-zone avec une résistivité >1000Ω·cm minimise les pertes RF du substrat, permettant un Q > 300 à 1 GHz.Paramètre
• ValeurCondition de test
• Capacité100pF ±10%
• 1MHz, 1.0VrmsTolérances disponibles

±10% (K), ±5% (J)

Fixation de la puce : époxy argent conducteur (320°C pic, atmosphère N₂/H₂) ou époxy argent conducteur. Soudage par fil : soudage par boules thermosoniques Au de 25 µm (étage 120-150°C, force de soudure 25-35 gf, résistance à l'arrachement >6 gf) ou soudage par coins ultrasoniques Al de 25 µm à température ambiante. Classe ESD 0 (HBM).

Contactez-nous pour obtenir des données de paramètres S mesurées, des cartes C-V au niveau du wafer, des rapports de test de vibration ou des valeurs de capacité personnalisées sur la plateforme 0,50 mm.