Induktansi Hampir Nol Kondensator MOS Lapisan Tunggal 30V 100 pF Capacitor Chip Untuk Sirkuit RF Broadband

Kapasitor MOS Induktansi Mendekati Nol HACC101S30V101 100pF 30V Lapisan Tunggal Chip untuk Sirkuit Gelombang Mikro RF Pita Lebar

Kapasitor MOS Lapisan Tunggal HACC101S30V101: Induktansi Rendah, Bebas Mikrofonik 100pF untuk Sirkuit GHz

HACC101S30V101 adalah kapasitor MOS lapisan tunggal 100pF ±10% dengan rating 30V DC, dibangun di atas substrat silikon float-zone (>1000Ω·cm) dengan SiO termal 300nm₂ dielektrik. Dimensi chip adalah 0.50mm * 0.50mm * 0.15mm dengan metalisasi atas emas minimum 2.5µm dan belakang emas minimum 1.0µm. Dioptimalkan untuk aplikasi di atas 1GHz di mana induktansi seri parasit, kebisingan yang diinduksi getaran, dan penyebaran unit-ke-unit kapasitansi secara langsung menentukan kinerja tingkat sistem.

1. Bagaimana Konstruksi Lapisan Tunggal Mencapai ESL Sub-0.05nH

Induktansi seri ekivalen (ESL) dalam kapasitor timbul dari fluks magnetik yang dilingkupi oleh loop arus melalui perangkat. Dalam kapasitor keramik berlapis banyak (MLCC), setiap pasangan elektroda internal membentuk loop arus, dan tumpukan N pasangan elektroda menciptakan N loop paralel yang induktansi bersama mereka menambah secara konstruktif. Hasilnya adalah ESL yang berskala buruk baik dengan jumlah lapisan maupun panjang chip.

Struktur MOS lapisan tunggal menghilangkan mekanisme ini:

• Jalur arus vertikal saja: Arus mengalir dari elektroda emas atas, secara vertikal melalui dielektrik SiO₂, ke dalam substrat silikon, dan keluar melalui emas belakang—satu loop dengan area tertutup minimal. Tidak ada aliran arus horizontal di sepanjang elektroda internal.
• Ketebalan dielektrik vs. induktansi: Lapisan SiO₂ 300nm mendefinisikan panjang jalur arus melalui dielektrik. Pada skala ini, kontribusi fluks magnetik dari wilayah dielektrik didominasi oleh geometri kawat ikatan dan sirkuit eksternal.
• Nilai ESL Terukur: Untuk chip 0.50mm dengan satu kawat ikatan emas berdiameter 25µm, panjang 0.5mm, total induktansi loop kira-kira 0.4nH. Mengurangi kontribusi kawat ikatan (~0.35nH untuk 0.5mm kawat Au 25µm) menyisakan ESL chip intrinsik di bawah 0.05nH. Dengan beberapa kawat ikatan paralel, ESL efektif berskala kira-kira sebagai 1/N.
• Konsekuensi Praktis: Pada 100pF, resonansi seri dengan ESL 0.05nH terjadi di atas 2.2GHz—tetapi ESL chip intrinsik cukup rendah sehingga induktansi kawat ikatan yang dikontrol pengguna mendominasi, memberikan perancang sirkuit kontrol langsung atas frekuensi resonan melalui pemilihan panjang kawat ikatan.

2. Dasar Material untuk Respons Piezoelektrik Nol

Efek mikrofonik dalam kapasitor terjadi ketika regangan mekanis menginduksi tegangan melalui efek piezoelektrik langsung (regangan → polarisasi) atau melalui perubahan dimensi pada dielektrik (regangan → modulasi kapasitansi). Kedua mekanisme bergantung pada struktur kristalografi bahan dielektrik.

SiO yang tumbuh secara termal₂ bebas dari kedua efek:

• Struktur amorf: Berbeda dengan kuarsa kristal (yang bersifat piezoelektrik) atau BaTiO ferroelektrik₃ (yang bersifat piezoelektrik dan elektrostriktif), SiO amorf₂ tidak memiliki keteraturan kristalografi jarak jauh. Piezoelektrik memerlukan struktur kristal non-sentrosimetris—kondisi yang tidak dapat dipenuhi oleh jaringan atom acak silika amorf.
• Tidak ada domain ferroelektrik: Barium titanat (BaTiO₃) dalam kapasitor X7R dan X5R memperoleh konstanta dielektriknya yang tinggi dari gerakan dinding domain—orientasi ulang ion Ti⁴⁺ dalam sel unit perovskit di bawah medan listrik yang diterapkan. Mekanisme ini secara inheren non-linear, histeresis, dan terhubung secara mekanis. SiO₂ memiliki konstanta dielektrik sekitar 3.9 tanpa komponen ferroelektrik, menghasilkan karakteristik C-V yang sangat linier dari 0V hingga tegangan terukur.
• Perbandingan Elektrostriksi: Semua dielektrik menunjukkan beberapa elektrostriksi (regangan sebanding dengan kuadrat medan listrik), tetapi efek pada SiO₂ adalah beberapa kali lebih kecil daripada pada ferroelektrik K tinggi. Koefisien elektrostriktif SiO termal₂ di bawah 10^-22 m²/V², dibandingkan dengan sekitar 10^-16 m²/V² untuk BaTiO₃—perbedaan satu juta kali lipat.

3. Kontrol Proses Tingkat Wafer untuk Keseragaman Kapasitansi

Konsistensi nilai kapasitansi di seluruh lot produksi bergantung pada dua faktor: keseragaman ketebalan dielektrik dan definisi area elektroda. Urutan fabrikasi HACC menangani keduanya:

• Oksidasi termal kering: Wafer silikon dioksidasi dalam tungku kuarsa pada 950-1050°C dalam suasana O₂ kering. Kinetika oksidasi Deal-Grove menghasilkan pertumbuhan yang membatasi diri, di mana varians ketebalan oksida di seluruh wafer 150mm biasanya di bawah ±2% (diukur dengan ellipsometri spektroskopi pada 49 titik per wafer).
• Litografi elektroda: Elektroda emas atas didefinisikan oleh proses lift-off menggunakan fotolitografi kontak. Variasi area elektroda dikontrol oleh toleransi dimensi kritis (CD) topeng litografi ±1µm pada dimensi elektroda nominal 400µm, berkontribusi di bawah ±0.5% terhadap variasi kapasitansi.
• Uji DC Tingkat Wafer 100%: Setiap situs kapasitor pada setiap wafer diuji untuk kapasitansi pada 1MHz, arus bocor pada tegangan terukur, dan tegangan tembus. Situs yang melebihi batas spesifikasi diberi tinta untuk dikecualikan saat pemotongan. Penerimaan lot didasarkan pada hasil probe minimum 95%.
• Lapisan adhesi dan penghalang TiW: Lapisan tipis TiW (titanium-tungsten, biasanya 100nm) didepositkan antara permukaan silikon/SiO₂ dan elektroda emas. Lapisan ini berfungsi tiga fungsi: promosi adhesi (mencegah delaminasi emas selama pengikatan kawat), penghalang difusi (mencegah interdifusi silikon-emas pada suhu tinggi), dan penyebaran arus (mengurangi kerapatan arus terlokalisasi di situs ikatan).

4. Karakteristik Kinerja RF

Pengukuran parameter S sinyal kecil (1-20GHz, probe GSG, kalibrasi short-open-load-thru) pada HACC101S30V101 menghasilkan kinerja tipikal berikut:

• Faktor Q: >2000 pada 1MHz, >300 pada 1GHz, >80 pada 5GHz. Penurunan Q dengan frekuensi mengikuti tren 1/(ωCR_s) yang diharapkan, di mana R_s mencakup kerugian ESR dan kerugian yang diinduksi substrat. Substrat float-zone beresistivitas tinggi (>1000Ω·cm) meminimalkan kerugian arus eddy yang sebaliknya akan menurunkan Q pada substrat silikon Czochralski standar.
• Kerugian penyisipan: Kerugian penyisipan seri (dua port) di bawah 0.1dB hingga 6GHz untuk sistem 50Ω, membuat kapasitor cocok untuk aplikasi pencocokan loss rendah dan pemblokiran DC.
• Resonansi seri: Dengan kawat ikatan 0.5mm, total induktansi ~0.4nH menghasilkan resonansi mandiri seri pada sekitar 800MHz untuk nilai 100pF. Ini dikarakterisasi dengan baik dan dapat digeser dengan menyesuaikan geometri kawat ikatan—kebebasan yang tidak tersedia dengan kapasitor kemasan diskrit.

Fitur Utama

• Induktansi Intrinsik Mendekati Nol: ESL chip di bawah 0.05nH. Induktansi sistem didominasi oleh kawat ikatan yang dikontrol pengguna, memberikan resonansi mandiri yang dapat disetel.
• Output Piezoelektrik Nol: Dielektrik SiO amorf₂ tanpa koefisien piezoelektrik. Efek kapasitor bernyanyi nol dan penyerapan kebisingan mikrofonik nol, diverifikasi dengan pengujian getaran sesuai MIL-STD-202 Metode 204 (tidak ada output terukur di atas lantai kebisingan pada percepatan puncak 10g, sapuan 20Hz-2kHz).
• Keseragaman Kapasitansi Tinggi: Keseragaman ketebalan oksida ±2% dikombinasikan dengan kontrol CD elektroda ±1µm. Toleransi standar ±10%, tersedia ±5%. Tidak ada penurunan kapasitansi bias DC.
• Sistem Metalografi TiW-Au: Lapisan penghalang/adhesi TiW 100nm + elektroda atas emas minimum 2.5µm. Kekuatan tarik ikatan >6gf untuk kawat Au 25µm. Belakang: TiW-Pt-Au dengan penghalang Pt untuk kompatibilitas epoksi perak.
• Substrat Beresistivitas Tinggi: Silikon float-zone dengan resistivitas >1000Ω·cm meminimalkan kerugian RF substrat, memungkinkan Q > 300 pada 1GHz.

Spesifikasi Listrik (T = 25°C kecuali dicatat)

Panduan Desain Aplikasi

Sirkuit VCO dan PLL: Ketiadaan respons piezoelektrik membuat HACC101S30V101 cocok untuk sirkuit tangki osilator di mana getaran mekanis sebaliknya akan memodulasi kapasitansi dan muncul sebagai pita samping kebisingan fase. Dalam VCO 2GHz tipikal dengan kapasitor tangki 100pF, sensitivitas piezoelektrik 1ppm/g (tipikal untuk X7R) menghasilkan modulasi frekuensi yang diinduksi getaran sebesar 2kHz/g. HACC101S30V101 menghilangkan mekanisme ini pada tingkat komponen.

Bypass Pita Lebar: Untuk decoupling suplai di atas 1GHz, pasang chip sedekat mungkin dengan perangkat aktif. Kawat ikatan 0.5mm dari elektroda atas kapasitor ke pad perangkat menghasilkan frekuensi resonansi seri mendekati 800MHz dengan nilai 100pF. Di atas frekuensi ini, kapasitor tampak induktif—tetapi nilai induktansi adalah induktansi kawat ikatan yang terkontrol dengan baik, bukan ESL internal yang tidak diketahui. Untuk bypass yang mencakup 1-6GHz, gunakan dua kawat ikatan paralel untuk membagi dua induktansi efektif dan menggandakan frekuensi resonansi seri.

Pencocokan LNA: Q > 300 pada 1GHz memastikan bahwa kapasitor memberikan kerugian yang dapat diabaikan pada jaringan pencocokan input. Saat merancang pencocokan bagian L, induktor—bukan kapasitor—akan mendominasi kerugian jaringan. Gunakan kapasitor sebagai elemen seri (blok DC) atau elemen shunt, tergantung pada rasio transformasi impedansi.

Perakitan

Die attach: eutektik AuSn (puncak 320°C, atmosfer N₂/H₂) atau epoksi Ag konduktif. Wire bond: pengikatan bola thermosonik Au 25µm (tahap 120-150°C, gaya ikatan 25-35gf, kekuatan tarik >6gf) atau pengikatan baji ultrasonik Al 25µm pada suhu kamar. Kelas ESD 0 (HBM).

Hubungi kami untuk data parameter S terukur, peta C-V tingkat wafer, laporan pengujian getaran, atau nilai kapasitansi kustom pada platform 0.50mm.