Condensatori MOS a Induttanza Vicina allo Zero Monostrato 30V 100 pF Chip per Circuiti RF a Banda Larga

Condensatore MOS a Induttanza Vicina allo Zero HACC101S30V101 100pF 30V a Strato Singolo per Circuiti RF Microonde a Banda Larga

Condensatore MOS a Strato Singolo HACC101S30V101: Bassa Induttanza, Senza Effetto Microfonico 100pF per Circuiti GHz

L'HACC101S30V101 è un condensatore MOS a strato singolo da 100pF ±10% con una tensione nominale di 30V DC, costruito su un substrato di silicio float-zone (>1000Ω·cm) con SiO termico da 300nm₂ dielettrico. Le dimensioni del chip sono 0,50 mm * 0,50 mm * 0,15 mm con metallizzazione superiore in oro minima di 2,5 µm e posteriore in oro minima di 1,0 µm. È ottimizzato per applicazioni superiori a 1 GHz, dove l'induttanza parassita in serie, il rumore indotto da vibrazioni e la dispersione capacità unità-unità determinano direttamente le prestazioni a livello di sistema.

1. Come la Costruzione a Strato Singolo Ottiene un ESL Inferiore a 0,05nH

L'induttanza serie equivalente (ESL) in un condensatore deriva dal flusso magnetico racchiuso dal loop di corrente attraverso il dispositivo. In un condensatore ceramico multistrato (MLCC), ogni coppia di elettrodi interni forma un loop di corrente e lo stack di N coppie di elettrodi crea N loop paralleli la cui induttanza mutua si somma costruttivamente. Il risultato è un ESL che scala male sia con il numero di strati che con la lunghezza del chip.

La struttura MOS a strato singolo elimina questo meccanismo:

• Percorso di corrente solo verticale: La corrente fluisce dall'elettrodo superiore in oro, verticalmente attraverso il SiO₂ dielettrico, nel substrato di silicio e fuoriesce attraverso l'oro posteriore: un singolo loop con area racchiusa minima. Non c'è flusso di corrente orizzontale lungo gli elettrodi interni.
• Spessore del dielettrico vs. induttanza: Lo strato di SiO da 300 nm₂ definisce la lunghezza del percorso di corrente attraverso il dielettrico. A questa scala, il contributo del flusso magnetico dalla regione dielettrica è dominato dal filo di collegamento e dalla geometria del circuito esterno.
• Valori ESL misurati: Per un chip da 0,50 mm con un singolo filo di collegamento in oro da 25 µm di diametro e 0,5 mm di lunghezza, l'induttanza totale del loop è di circa 0,4 nH. Sottraendo il contributo del filo di collegamento (~0,35 nH per 0,5 mm di filo Au da 25 µm) rimane un ESL intrinseco del chip inferiore a 0,05 nH. Con più fili di collegamento paralleli, l'ESL effettivo scala approssimativamente come 1/N.
• Conseguenza pratica: A 100 pF, la risonanza serie con 0,05 nH di ESL si verifica sopra i 2,2 GHz, ma l'ESL intrinseco del chip è sufficientemente basso che l'induttanza del filo di collegamento controllata dall'utente domina, dando al progettista del circuito il controllo diretto sulla frequenza di risonanza attraverso la selezione della lunghezza del filo di collegamento.

2. Base Materiale per Risposta Piezoelettrica Zero

L'effetto microfonico nei condensatori si verifica quando una sollecitazione meccanica induce una tensione attraverso l'effetto piezoelettrico diretto (deformazione → polarizzazione) o attraverso variazioni dimensionali nel dielettrico (deformazione → modulazione della capacità). Entrambi i meccanismi dipendono dalla struttura cristallografica del materiale dielettrico.

Il SiO cresciuto termicamente₂ è privo di entrambi gli effetti:

• Struttura amorfa: A differenza del quarzo cristallino (che è piezoelettrico) o del BaTiO ferroelettrico₃ (che è sia piezoelettrico che elettrostrittivo), il SiO amorfo₂ manca di ordine cristallografico a lungo raggio. La piezoelettricità richiede una struttura cristallina non centrosimmetrica, una condizione che la rete atomica casuale della silice amorfa non può soddisfare.
• Nessun dominio ferroelettrico: Il titanato di bario (BaTiO₃) nei condensatori X7R e X5R deriva la sua elevata costante dielettrica dal movimento delle pareti di dominio, la riorientazione degli ioni Ti⁴⁺ all'interno dell'unità perovscitica sotto l'effetto del campo elettrico applicato. Questo meccanismo è intrinsecamente non lineare, isteretico e meccanicamente accoppiato. Il SiO₂ ha una costante dielettrica di circa 3,9 senza componente ferroelettrica, producendo una caratteristica C-V perfettamente lineare da 0 V alla tensione nominale.
• Confronto elettrostrittivo: Tutti i dielettrici presentano una certa elettrostrizione (deformazione proporzionale al quadrato del campo elettrico), ma l'effetto nel SiO₂ è ordini di grandezza inferiore rispetto ai ferroelettrici ad alta K. Il coefficiente elettrostrittivo del SiO termico₂ è inferiore a 10^-22 m²/V², rispetto a circa 10^-16 m²/V² per BaTiO₃, una differenza di un milione di volte.

3. Controllo del Processo a Livello di Wafer per Uniformità della Capacità

La coerenza del valore di capacità in un lotto di produzione dipende da due fattori: uniformità dello spessore del dielettrico e definizione dell'area dell'elettrodo. La sequenza di fabbricazione HACC affronta entrambi:

• Ossidazione termica a secco: I wafer di silicio vengono ossidati in un forno al quarzo a 950-1050°C in un ambiente di O₂ secco. La cinetica di ossidazione Deal-Grove produce una crescita auto-limitante, dove la varianza dello spessore dell'ossido su un wafer da 150 mm è tipicamente inferiore a ±2% (misurata tramite ellissometria spettroscopica in 49 punti per wafer).
• Litografia degli elettrodi: L'elettrodo superiore in oro è definito da un processo di lift-off utilizzando fotolitografia a contatto. La variazione dell'area dell'elettrodo è controllata dalla tolleranza della dimensione critica (CD) della maschera litografica di ±1 µm su una dimensione nominale dell'elettrodo di 400 µm, contribuendo a meno di ±0,5% alla variazione della capacità.
• Test DC al 100% a livello di wafer: Ogni sito del condensatore su ogni wafer viene sondato per capacità a 1 MHz, corrente di dispersione alla tensione nominale e tensione di breakdown. I siti che superano i limiti di specifica vengono inchiostrati per l'esclusione al taglio. L'accettazione del lotto si basa su una resa di sonda minima del 95%.
• Strato di adesione e barriera TiW: Uno strato sottile di TiW (titanio-tungsteno, tipicamente 100 nm) viene depositato tra la superficie silicio/SiO₂ e l'elettrodo in oro. Questo strato svolge tre funzioni: promozione dell'adesione (prevenzione del distacco dell'oro durante il wire bonding), barriera di diffusione (blocco della interdiffusione silicio-oro a temperature elevate) e diffusione della corrente (riduzione della densità di corrente localizzata nei siti di collegamento).

4. Caratteristiche di Prestazione RF

Le misurazioni dei parametri S a piccolo segnale (1-20 GHz, sonda GSG, calibrazione short-open-load-thru) sull'HACC101S30V101 forniscono le seguenti prestazioni tipiche:

• Fattore Q: >2000 a 1 MHz, >300 a 1 GHz, >80 a 5 GHz. Il roll-off del Q con la frequenza segue l'andamento atteso di 1/(ωCR_s), dove R_s include sia le perdite ESR che quelle indotte dal substrato. Il substrato float-zone ad alta resistività (>1000 Ω·cm) minimizza le perdite per correnti parassite che altrimenti degraderebbero il Q nei substrati di silicio Czochralski standard.
• Perdita di inserzione: La perdita di inserzione in serie (a due porte) è inferiore a 0,1 dB fino a 6 GHz per un sistema da 50 Ω, rendendo il condensatore adatto per applicazioni di adattamento a bassa perdita e blocco DC.
• Risonanza serie: Con un filo di collegamento da 0,5 mm, l'induttanza totale di ~0,4 nH produce una auto-risonanza serie a circa 800 MHz per il valore di 100 pF. Questo è ben caratterizzato e può essere spostato regolando la geometria del filo di collegamento, un grado di libertà non disponibile con condensatori discreti confezionati.

Caratteristiche Principali

• Induttanza intrinseca vicina allo zero: ESL del chip inferiore a 0,05 nH. L'induttanza del sistema è dominata dal filo di collegamento controllato dall'utente, fornendo auto-risonanza sintonizzabile.
• Uscita piezoelettrica zero: Dielettrico SiO amorfo₂ senza coefficiente piezoelettrico. Effetto di condensatore che canta zero e pickup di rumore microfonico zero, verificato tramite test di vibrazione secondo MIL-STD-202 Metodo 204 (nessuna uscita misurabile sopra il rumore di fondo a 10g di accelerazione di picco, sweep 20Hz-2kHz).
• Elevata uniformità della capacità: Uniformità dello spessore dell'ossido ±2% combinata con controllo CD dell'elettrodo ±1 µm. Tolleranza standard ±10%, ±5% disponibile. Nessuna riduzione della capacità con polarizzazione DC.
• Sistema di metallizzazione TiW-Au: Strato barriera/adesione TiW da 100 nm + elettrodo superiore in oro minimo 2,5 µm. Forza di trazione del collegamento >6 gf per filo Au da 25 µm. Retro: TiW-Pt-Au con barriera Pt per compatibilità con epossidica d'argento.
• Substrato ad alta resistività: Silicio float-zone con resistività >1000 Ω·cm minimizza le perdite RF del substrato, consentendo Q > 300 a 1 GHz.

Specifiche Elettriche (T = 25°C se non diversamente indicato)

Guida alla Progettazione Applicativa

Circuiti VCO e PLL: L'assenza di risposta piezoelettrica rende l'HACC101S30V101 adatto per circuiti di risonanza di oscillatori dove la vibrazione meccanica altrimenti modulerebbe la capacità e apparirebbe come bande laterali di rumore di fase. In un tipico VCO da 2 GHz con un condensatore di risonanza da 100 pF, una sensibilità piezoelettrica di 1 ppm/g (tipica per X7R) produce una modulazione di frequenza indotta da vibrazioni di 2 kHz/g. L'HACC101S30V101 elimina questo meccanismo a livello di componente.

Bypass a banda larga: Per il disaccoppiamento dell'alimentazione sopra 1 GHz, montare il chip il più vicino possibile al dispositivo attivo. Un filo di collegamento da 0,5 mm dall'elettrodo superiore del condensatore al pad del dispositivo produce una frequenza di risonanza serie vicina a 800 MHz con il valore di 100 pF. Sopra questa frequenza, il condensatore appare induttivo, ma il valore di induttanza è l'induttanza ben controllata del filo di collegamento, non un ESL interno sconosciuto. Per il bypass che copre 1-6 GHz, utilizzare due fili di collegamento paralleli per dimezzare l'induttanza effettiva e raddoppiare la frequenza di risonanza serie.

Adattamento LNA: Il Q > 300 a 1 GHz garantisce che il condensatore contribuisca con perdite trascurabili alle reti di adattamento di ingresso. Quando si progetta un adattamento a L, l'induttore, non il condensatore, dominerà le perdite della rete. Utilizzare il condensatore come elemento serie (blocco DC) o elemento shunt, a seconda del rapporto di trasformazione dell'impedenza.

Assemblaggio

Incollaggio del die: eutettico AuSn (picco 320°C, atmosfera N₂/H₂) o epossidica Ag conduttiva. Wire bond: bonding a sfera termosonico Au da 25 µm (stadio 120-150°C, forza di bonding 25-35 gf, forza di trazione >6 gf) o bonding a cuneo ultrasonico Al da 25 µm a temperatura ambiente. Classe ESD 0 (HBM).

Contattateci per dati S-parameter misurati, mappe C-V a livello di wafer, rapporti di test di vibrazione o valori di capacità personalizzati sulla piattaforma da 0,50 mm.