Capacitor MOS 1000pF 35V com Dielétrico de SiO2 e Metal Dourado, Baixa ESR para CI de RF

HACC102S35V500 1000pF 35V MOS Capacitor Alto Q Baixo ESR Ouro Metal Baixo ESR Capacitor Para IC RF

HACC102S35V500: Capacitor MIM 1000pF 35V integrado em fundição para vias de sinal RF de baixa perda

Posicionamento do produto

O HACC102S35V500 foi especialmente concebido paraEngenheiros de projeto de RF que não podem pagar a perda de inserçãoTodos os parâmetros, desde o metal de ouro de 2,5 μm até o dieléctrico de SiO2 produzido termicamente, foram otimizados para um objetivo:Fator Q máximo com ESR mínimoem uma matriz que cai diretamente no seu fluxo de fundição existente.
Ao contrário dos capacitores SMD discretos que introduzem 200-500pH de indutividade parasitária no nível da placa, o HACC102S35V500 integra noNível da matriz ou do móduloPara uma correspondência de saída de um amplificador de potência 5G n77, essa diferença pode significar2 a 3 pontos percentuais de PAE.

Por que o fator Q é importante no seu projeto

Em uma rede de correspondência de RF, o Q carregado do indutor normalmente limita a largura de banda.condensador Q determina a perda de inserção. A 3,5 GHz, o coração de 5G sub-6 GHz, o HACC102S35V500 mantém um Q superior a 100.A transição de um condensador Q=50 (tipo MLCC) para um condensador Q=100+ (HACC102S35V500) recupera aproximadamente00,4 dB de perda de transmissãoEm um PA de 4 fases de Doherty com 8 elementos correspondentes, a melhoria cumulativa excede2 dB¢ a diferença entre as máscaras ACLR 3GPP encontradas e as que faltam.

Integração da fundição: não são necessárias alterações de processo

O HACC102S35V500 é fabricado de acordo com uma normaSubstrato de silício de alta resistividade (> 1000 Ω·cm)utilizando apenas materiais e processos disponíveis em todas as principais fábricas de CMOS e BiCMOS:

• SiO2 produzido termicamente∆ o mesmo forno de oxidação de porta utilizado para dielétricos de porta de transistores
• Metalização de ouro pulverizado∆ deposição de metal padrão no fundo da linha
• PECVD Si3N4 passivação∆ dieléctrico de ligação padrão

Sem materiais exóticos, sem equipamentos especializados, sem obstáculos de qualificação de processos.Kit de conceção de processos (PDK)Inclui regras DRC, mapeamento de camadas e modelos de dispositivos verificados calibrados para 40 GHz ¢ prontos para importação direta no Cadence Virtuoso, Keysight ADS ou ANSYS HFSS.

Critérios de referência de desempenho

Deep-dive de aplicação alvo

Compatibilidade de saída do amplificador de potência 5G NR

Os aparelhos 5G modernos contêm até 12 núcleos PA nas faixas n77/n78/n79.cada miliohm de ESR subtrai diretamente da potência irradiadaA sub-0,3Ω ESR do HACC102S35V500 em 1MHz (sub-0,5Ω em 1GHz) minimiza a perda de rede correspondente, enquanto a classificação de 35V acomode as voltagens de pico > 10V observadas nos moduladores de alimentação PA de rastreamento de envelope.

Fronteiras de formadores de feixe de matriz em fase

As matrizes SATCOM e radar em fase requeremganho de canal para canal e correspondência de faseCom a uniformidade de capacitância σ<2% no nível da bolacha, o HACC102S35V500 garante uma transformação de impedância consistente em todos os canais de formador de feixe,Minimizar a carga de calibração nas arquiteturas digitais de formação de feixe.

Microondas de ponto a ponto

A banda E (71-86GHz) liga os condensadores de demanda de backhaul com auto-resonância bem acima da banda operacional.desvio sem ressonância e acoplamento através de KuPara a operação de banda E, a montagem de flip-chip reduz a ESL efetiva abaixo de 30pH.

Orientações para a montagem

Ligação de fios

Desligue

• Epoxi condutor:Epóxido com Ag padrão, cura conforme recomendação do fabricante, compatível com a opção de metalização posterior de Au.
• - Eutectic:80Au/20Sn pré-forma a 300-320°C sob gás de formação.
• Agênese sinterizada:Compatível com o metal de parte traseira de Au para aplicações de alta fiabilidade que exijam capacidade de funcionamento > 300 °C.

Resumo da fiabilidade e qualificação

Opções de personalização

• Capacidade:100pF a 10nF disponíveis (fábrica de contacto para valores personalizados)
• Voltagem:10 V a 50 V com regulação da espessura dielétrica
• Tamanho da matriz:300 μm a 2 mm por lado; matrizes multi-matriz para > 10 nF num único substrato
• Metalização:Au (padrão), Al ou Cu com UBM para flip-chip
• Por trás:Bare Si, Au ou AuSn
• Revisão:Classe B (padrão), Classe S (MIL-PRF-38534) disponível
• Entrega:Pacotes de waffles, gel-pack, fita-e-rolo, ou wafer serrado em quadro

Perguntas Frequentes

Como faço para modelar o HACC102S35V500 no meu simulador EM?

Um modelo de parâmetro S certificado (100MHz 40GHz, formato.s2p de duas portas) está disponível sob a NDA para configurações de montagem de filamentos e flip-chips.Nós fornecemos um modelo EM 3D parametrizado (HFSS .aedt ou ADS.dsn formato) que inclui o comprimento do fio de ligação, o material de fixação e o empilhamento do substrato como parâmetros ajustáveis pelo usuário. Contacte nossa equipe de aplicativos para solicitar a biblioteca de modelos.

O HACC102S35V500 pode sobreviver ao refluxo sem chumbo se montado num interposto?

Sim, quando montado num interposto cerâmico ou orgânico com subposição adequada, o dispositivo suporta perfis de refluxo sem chumbo padrão (pico 260°C, > 217°C durante 60 a 90 segundos).A metalização de 5 μm Au é estável a > 300 °CObserve que a fixação direta de PCB sem interposto não é recomendada devido ao desajuste de CTE com FR-4.

Qual é a quantidade mínima de encomenda para avaliação de protótipos?

Os kits de avaliação padrão incluem 25 dados em pacotes de waffles com um relatório de teste impresso para o lote específico de wafer.Não há quantidade mínima de encomenda para avaliação inicial. Queremos facilitar a prova da vantagem de desempenho no seu projeto..

Como se garante Q> 300 a 1MHz na produção?

O fator Q é testado em uma amostra por wafer (5 dados por wafer, centro e 4 cantos) usando um analisador de impedância calibrado com sondas Cascade Microtech.vazamentoOs gráficos de controle de processo estatístico (SPC) para Q são mantidos, e qualquer wafer com Q < 300 em qualquer local de amostragem é colocado em quarentena para revisão de engenharia.A produção Q típica varia de 350 a 420 a 1 MHz.

A série HACC é livre de ITAR para projetos internacionais?

Sim, a série HACC é classificada como EAR99 nos termos do Regulamento da Administração de Exportações dos EUA.O condensador é um componente comercial disponível (COTS) adequado para aplicações comerciais e de defesa que não requerem partes controladas por ITAR.

Próximos passos

1. Pedir amostras¢ Kit de avaliação de 25 dias com relatório de ensaio
2. Baixe o PDKRegras da RDC, mapa de camadas e modelos de parâmetros S (necessário NDA)
3. Especificação personalizadaContacte a nossa equipe de engenharia com o seu alvo C, V, Q, e o tamanho da matriz
4. Qualificação de fundiçãoO apoio à transferência de processos para programas de alto volume na sua fábrica preferida

Comece a sua avaliação hoje, contacte-nos para amostras e acesso ao PDK.