1000pF 35V MOS コンデンサ SiO2 ダエレクトリック ゴールド メタル RF IC 用の低ESR コンデンサ

HACC102S35V500 1000pF 35V MOSコンデンサ 高Q 低ESR 金メッキ 低ESR RF IC用コンデンサ

HACC102S35V500: 低損失RF信号パス向け、ファウンドリ統合型 1000pF 35V MIMコンデンサ

製品ポジショニング

HACC102S35V500は、挿入損失を許容できないRF設計エンジニア向けに特別に設計されています。2.5μmの金トップメタルから熱酸化SiO2誘電体まで、すべてのパラメータは1つの目標のために最適化されています。それは、最小ESRでの最大Qファクタを、既存のファウンドリフローに直接ドロップインできるダイで実現することです。
基板レベルで200-500pHの寄生インダクタンスを発生させるディスクリートSMDコンデンサとは異なり、HACC102S35V500はダイまたはモジュールレベルで統合され、相互接続寄生を1桁低減します。5G n77パワーアンプの出力整合では、その違いはPAEで2〜3パーセントポイントを意味する可能性があります。

設計におけるQファクタの重要性

RF整合ネットワークでは、インダクタの負荷Qが通常帯域幅を制限します。しかし、コンデンサのQが挿入損失を決定します。3.5GHz（5Gサブ6GHzの中心周波数）で、HACC102S35V500は100を超えるQを維持します。Q=40のインダクタを用いた2素子のLマッチで、Q=50のコンデンサ（一般的なMLCC）からQ=100+のコンデンサ（HACC102S35V500）に切り替えると、約0.4dBのスルーロスを回復できます。8つの整合素子を持つ4段ドハティPAでは、累積的な改善は2dBを超えます。これは、3GPP ACLRマスクを満たすか満たさないかの違いです。

ファウンドリ統合: プロセス変更不要

HACC102S35V500は、標準的な高抵抗シリコン基板（>1000Ω・cm）上で製造され、主要なCMOSおよびBiCMOSファブで利用可能な材料とプロセスのみを使用しています。

• 熱酸化SiO2 - トランジスタゲート誘電体に使用されるものと同じゲート酸化炉
• スパッタリング金メッキ - 標準的なバックエンドオブライン金属堆積
• PECVD Si3N4パッシベーション - 標準的な相互接続誘電体

特殊な材料は不要。特殊な装置は不要。プロセス認定のハードルもありません。HACCシリーズのプロセスデザインキット（PDK）には、DRCルール、レイヤーマッピング、および40GHzに校正された検証済みデバイスモデルが含まれており、Cadence Virtuoso、Keysight ADS、またはANSYS HFSSに直接インポートできます。

性能ベンチマーク

ターゲットアプリケーション詳細

5G NRパワーアンプ出力整合

最新の5Gハンドセットは、n77/n78/n79帯域に最大12個のPAコアを搭載しています。出力整合ネットワークは3.3〜5.0GHzで動作し、ESRのミリオー厶単位がすべて放射電力から直接差し引かれます。HACC102S35V500の1MHzでの0.3Ω未満のESR（1GHzで0.5Ω未満）は、整合ネットワークの損失を最小限に抑え、35V定格はエンベロープ追跡PA電源モジュレータで見られる10Vを超えるピーク電圧に対応します。

フェーズドアレイビームフォーマーフロントエンド

SATCOMおよびレーダーフェーズドアレイは、数百個の素子にわたるチャネル間ゲインと位相整合を必要とします。ウェーハレベルのσ<2%の静電容量均一性により、HACC102S35V500は各ビームフォーマーチャネルで一貫したインピーダンス変換を保証し、デジタルビームフォーミングアーキテクチャでのキャリブレーション負荷を最小限に抑えます。マイクロ波ポイントツーポイントバックホール

Eバンド（71〜86GHz）バックホールリンクは、動作帯域をはるかに超える自己共振周波数を持つコンデンサを必要とします。HACC102S35V500の<50pHのESLは、SRFを20GHz以上に押し上げ、Ku、K、Ka帯域全体でクリーンで共振のないバイパスとカップリングを提供します。Eバンド動作では、フリップチップ実装により実効ESLが30pH未満になります。

組み立てガイドラインワイヤボンディング

パラメータ

ウェッジボンディング

標準的な銀充填エポキシ、メーカー推奨に従って硬化。Au裏面金属化オプションと互換性があります。

• AuSn共晶: 300-320℃でフォーミングガス下、80Au/20Snプリフォーム。高電力アプリケーション向けの最小熱抵抗。
• 焼結銀: 高信頼性アプリケーション（300℃を超える動作能力が必要）向けのAu裏面金属と互換性があります。
• 信頼性・認定概要テスト

条件

100pF～10nFが利用可能（カスタム値については工場にお問い合わせください）

• 電圧: 誘電体厚さ調整により、10V～50Vの定格が可能
• ダイサイズ: 300μm～2mm（片側）; 10nFを超える場合は、単一基板上にマルチダイアレイ
• 金属化: Au（標準）、Al、またはフリップチップ用UBM付きCu
• 裏面: ベアSi、Au、またはAuSn
• スクリーニング: クラスB（標準）、クラスS（MIL-PRF-38534）が利用可能
• 配送: ウェハーパック、ゲルパック、テープ＆リール、またはフレーム上のソーウェーハー
• よくある質問EMシミュレータでHACC102S35V500をどのようにモデル化しますか？

認定されたSパラメータモデル（100MHz～40GHz、2ポート.s2p形式）は、ワイヤボンディングおよびフリップチップ実装構成の両方でNDAの下で利用可能です。カスタム実装環境向けに、ボンディングワイヤ長、ダイアタッチ材料、基板スタックアップをユーザー調整可能なパラメータとして含む、パラメータ化された3D EMモデル（HFSS .aedtまたはADS .dsn形式）を提供します。モデルライブラリのリクエストについては、アプリケーションチームにお問い合わせください。

HACC102S35V500は、インターポーザに取り付けた場合、鉛フリーリフローに耐えられますか？

はい。セラミックまたは有機インターポーザに適切なアンダーフィルで取り付けた場合、デバイスは標準的な鉛フリーリフロープロファイル（ピーク260℃、60〜90秒間217℃以上）に耐えます。2.5μmのAu金属化は300℃以上に安定しています。CTEの不一致により、インターポーザなしでの直接PCB取り付けは推奨されません。

プロトタイプ評価の最小注文数量は？

標準評価キットには、ウェハーパックに25個のダイと、特定のウェハーロットの印刷されたテストレポートが含まれています。エンジニアリングサンプルは1〜2週間以内に発送されます。初期評価の最小注文数量はありません。設計でパフォーマンス上の利点を証明しやすくしたいと考えています。

生産でQ>300を1MHzで保証するにはどうすればよいですか？

Qファクタは、カスケードマイクロテックプローブを備えた校正済みインピーダンスアナライザを使用して、ウェーハあたりサンプルベース（ウェーハあたり5個のダイ、中央と4つのコーナー）でテストされます。全ウェーハ100%テストは、すべてのダイで静電容量、リーク、破壊電圧をカバーします。Qの統計的プロセス制御（SPC）チャートが維持され、サンプルサイトでQ<300のウェーハはエンジニアリングレビューのために隔離されます。通常の生産Qは、1MHzで350〜420の範囲です。

HACCシリーズは、国際プロジェクトでITARフリーですか？

はい。HACCシリーズは、米国輸出管理規則の下でEAR99に分類されています。ITARの制限は適用されません。このコンデンサは、ITAR管理部品を必要としない商用および防衛アプリケーションの両方に適した市販（COTS）コンポーネントです。次のステップ

サンプルリクエスト

- テストレポート付き25ダイ評価キット

PDKダウンロード

1. - DRCルール、レイヤーマップ、Sパラメータモデル（NDAが必要）カスタム仕様
2. - 目標C、V、Q、ダイサイズをエンジニアリングチームにお知らせくださいファウンドリ認定
3. - 大量プログラム向けのプロセス移管サポート（ご希望のファブで）今すぐ評価を開始してください。サンプルとPDKアクセスについては、お問い合わせください。