Condensatore MOS 1000pF 35V Dielettrico SiO2 Metallo Oro Bassa ESR per IC RF

HACC102S35V500 1000pF 35V MOS Capacitor High Q Low ESR Gold Metal Condensatore a Bassa ESR per IC RF

HACC102S35V500: Condensatore MIM integrato in fonderia da 1000pF 35V per percorsi di segnale RF a bassa perdita

Posizionamento del prodotto

L'HACC102S35V500 è progettato appositamente peringegneri di progettazione RF che non possono permettersi perdite di inserzione. Ogni parametro — dal metallo superiore in oro da 2,5 μm al dielettrico SiO2 cresciuto termicamente — è stato ottimizzato per un unico obiettivo:fattore Q massimo con ESR minimoin un die che si integra direttamente nel tuo flusso di fonderia esistente.
A differenza dei condensatori SMD discreti che introducono 200-500pH di induttanza parassita a livello di scheda, l'HACC102S35V500 si integra alivello di die o modulo, riducendo i parassiti di interconnessione di un ordine di grandezza. Per un adattamento di uscita di un amplificatore di potenza 5G n77, tale differenza può significare2-3 punti percentuali di PAE.

Perché il fattore Q è importante nel tuo progetto

In una rete di adattamento RF, il Q caricato dell'induttore limita tipicamente la larghezza di banda. Mail Q del condensatore determina la perdita di inserzione. A 3,5 GHz — il cuore del 5G sub-6 GHz — l'HACC102S35V500 mantiene un Q superiore a 100. In un adattamento a L a due elementi con un induttore Q=40, passando da un condensatore Q=50 (MLCC tipico) a un condensatore Q=100+ (HACC102S35V500) si recuperano circa0,4 dB di perdita passante. In un PA Doherty a 4 stadi con 8 elementi di adattamento, il miglioramento cumulativo supera2 dB — la differenza tra il rispetto e il mancato rispetto delle maschere 3GPP ACLR.

Integrazione in fonderia: nessuna modifica del processo richiesta

L'HACC102S35V500 è prodotto su unsubstrato di silicio ad alta resistività (>1000 Ω·cm)standard utilizzando solo materiali e processi disponibili in ogni principale fab CMOS e BiCMOS:

• SiO2 cresciuto termicamente — lo stesso forno di ossidazione del gate utilizzato per i dielettrici del gate dei transistor
• Metallizzazione in oro sputtering — deposizione metallica standard back-end-of-line
• Passivazione PECVD Si3N4 — dielettrico di interconnessione standard

Nessun materiale esotico. Nessuna attrezzatura specializzata. Nessun ostacolo di qualifica del processo. IlProcess Design Kit (PDK)della serie HACC include regole DRC, mappatura dei layer e modelli di dispositivo verificati calibrati a 40 GHz — pronti per l'importazione diretta in Cadence Virtuoso, Keysight ADS o ANSYS HFSS.

Benchmark di prestazioni

Approfondimento applicazioni target

Adattamento di uscita amplificatore di potenza 5G NR

I moderni smartphone 5G integrano fino a 12 core PA nelle bande n77/n78/n79. Le reti di adattamento di uscita operano a 3,3-5,0 GHz doveogni milliohm di ESR sottrae direttamente dalla potenza irradiata. L'ESR inferiore a 0,3 Ω dell'HACC102S35V500 a 1 MHz (inferiore a 0,5 Ω a 1 GHz) minimizza la perdita della rete di adattamento, mentre la classificazione di 35 V accoglie le tensioni di picco superiori a 10 V osservate nei modulatori di alimentazione PA a inseguimento di inviluppo.

Front-end beamformer a schiera di fase

Le schiere di fase SATCOM e radar richiedonoaccoppiamento di guadagno e fase canale-canalesu centinaia di elementi. Con uniformità di capacità σ a livello di wafer <2%, l'HACC102S35V500 garantisce una trasformazione di impedenza costante su ogni canale beamformer, minimizzando l'onere di calibrazione nelle architetture di beamforming digitale.Backhaul a microonde punto-punto

I collegamenti backhaul in banda E (71-86 GHz) richiedono condensatori con auto-risonanza ben al di sopra della banda operativa. L'ESL <50pH dell'HACC102S35V500 spinge la SRF oltre i 20 GHz, fornendo un bypass e un accoppiamento puliti e senza risonanza attraverso le bande Ku, K e Ka. Per il funzionamento in banda E, il montaggio flip-chip riduce l'ESL effettivo a meno di 30 pH.

Linee guida di assemblaggioWire Bonding

Parametro

Wedge Bonding

Epossidico standard caricato Ag, polimerizzare secondo le raccomandazioni del produttore. Compatibile con opzione di metallizzazione posteriore Au.

• Eutettico AuSn: Preform 80Au/20Sn a 300-320 °C sotto gas di formazione. Minima resistenza termica per applicazioni ad alta potenza.
• Ag sinterizzato: Compatibile con metallo posteriore Au per applicazioni ad alta affidabilità che richiedono capacità operativa >300 °C.
• Riepilogo affidabilità e qualificaTest

Condizione

100pF a 10nF disponibili (contattare la fabbrica per valori personalizzati)

• Tensione: Valori nominali da 10V a 50V ottenibili con regolazione dello spessore del dielettrico
• Dimensioni die: Da 300 μm a 2 mm per lato; array multi-die per >10nF su un singolo substrato
• Metallizzazione: Au (standard), Al o Cu con UBM per flip-chip
• Retro: Si nudo, Au o AuSn
• Screening: Classe B (standard), Classe S (MIL-PRF-38534) disponibile
• Consegna: Waffle pack, Gel-Pak, nastro e bobina, o wafer segato su telaio
• Domande frequentiCome posso modellare l'HACC102S35V500 nel mio simulatore EM?

Un modello S-parameter certificato (formato .s2p a due porte, 100MHz–40GHz) è disponibile sotto NDA sia per configurazioni di montaggio wire-bonded che flip-chip. Per ambienti di assemblaggio personalizzati, forniamo un modello EM 3D parametrizzato (formato .aedt HFSS o .dsn ADS) che include la lunghezza del filo di legame, il materiale di attacco del die e lo stack-up del substrato come parametri regolabili dall'utente. Contatta il nostro team di applicazioni per richiedere la libreria di modelli.

Può l'HACC102S35V500 sopravvivere al riflusso senza piombo se montato su un interposer?

Sì. Se montato su un interposer ceramico o organico con underfill appropriato, il dispositivo resiste ai profili di riflusso standard senza piombo (picco 260°C, >217°C per 60-90 secondi). La metallizzazione Au da 2,5 μm è stabile fino a >300°C. Si noti che il montaggio diretto su PCB senza interposer non è consigliato a causa della discrepanza CTE con FR-4.

Qual è la quantità minima d'ordine per la valutazione prototipale?

I kit di valutazione standard includono 25 die in waffle pack con un rapporto di prova stampato per il lotto di wafer specifico. I campioni ingegneristici vengono spediti entro 1-2 settimane. Nessuna quantità minima d'ordine per la valutazione iniziale — vogliamo rendere facile dimostrare il vantaggio prestazionale nel tuo progetto.

Come garantite Q>300 a 1MHz in produzione?

Il fattore Q viene testato su base campionaria per wafer (5 die per wafer, centro e 4 angoli) utilizzando un analizzatore di impedenza calibrato con sonde Cascade Microtech. Il test completo al 100% del wafer copre capacità, leakage e tensione di breakdown su ogni die. Vengono mantenuti grafici di controllo statistico di processo (SPC) per il Q, e qualsiasi wafer con Q

<300 in qualsiasi sito di campionamento viene messo in quarantena per revisione ingegneristica. Il tipico Q di produzione varia da 350-420 a 1MHz.

La serie HACC è esente da ITAR per progetti internazionali?Sì. La serie HACC è classificata come EAR99 secondo le normative di esportazione degli Stati Uniti. Non si applicano restrizioni ITAR. Il condensatore è un componente commerciale pronto all'uso (COTS) adatto sia per applicazioni commerciali che di difesa che non richiedono parti soggette a controllo ITAR.

Prossimi passi

Richiedi campioni

— kit di valutazione da 25 die con rapporto di prova

1. Scarica PDK — regole DRC, mappa dei layer e modelli S-parameter (richiesto NDA)
2. Specifiche personalizzate — Contatta il nostro team di ingegneria con la tua capacità, tensione, Q e dimensioni del die target
3. Qualifica fonderia — Supporto al trasferimento di processo per programmi ad alto volume presso la tua fab preferita
4. Inizia oggi la tua valutazione. Contattaci per campioni e accesso al PDK.