| ชื่อแบรนด์: | Hoan |
| หมายเลขรุ่น: | HACC102S35V500 |
| ขั้นต่ำ: | 10ชิ้น |
| เงื่อนไขการชำระเงิน: | L/C, D/A, D/P, T/T ตะวันตกสหภาพ |
HACC102S35V500 ถูกสร้างขึ้นมาเพื่อ วิศวกรออกแบบ RF ที่ไม่สามารถยอมรับการสูญเสียการแทรกได้ พารามิเตอร์ทุกตัว — ตั้งแต่โลหะทองด้านบนขนาด 2.5 ไมโครเมตร ไปจนถึงไดอิเล็กทริก SiO2 ที่เติบโตด้วยความร้อน — ได้รับการปรับให้เหมาะสมสำหรับเป้าหมายเดียว: ปัจจัย Q สูงสุดพร้อม ESR ต่ำสุด ในชิปที่สามารถนำไปใช้ในกระบวนการผลิตของโรงหล่อที่มีอยู่ได้โดยตรง
แตกต่างจากตัวเก็บประจุ SMD แบบแยกส่วนที่เพิ่มค่าเหนี่ยวนำปรสิต 200-500pH ที่ระดับบอร์ด HACC102S35V500 จะถูกรวมเข้าที่ ระดับชิปหรือโมดูล ลดค่าปรสิตของการเชื่อมต่อลงหนึ่งอันดับ สำหรับการจับคู่เอาต์พุตของเครื่องขยายกำลัง 5G n77 ความแตกต่างนั้นสามารถหมายถึง PAE 2-3 เปอร์เซ็นต์.
ในเครือข่ายการจับคู่ RF ค่า Q ที่โหลดของตัวเหนี่ยวนำมักจะจำกัดแบนด์วิดท์ แต่ ค่า Q ของตัวเก็บประจุกำหนดการสูญเสียการแทรก ที่ 3.5GHz — หัวใจของ 5G sub-6GHz — HACC102S35V500 รักษาค่า Q เกิน 100 ในการจับคู่ L สององค์ประกอบด้วยตัวเหนี่ยวนำ Q=40 การเปลี่ยนจากตัวเก็บประจุ Q=50 (MLCC ทั่วไป) เป็นตัวเก็บประจุ Q=100+ (HACC102S35V500) จะกู้คืนประมาณ การสูญเสียผ่าน 0.4dB ใน PA แบบ Doherty 4 สเตจพร้อมองค์ประกอบการจับคู่ 8 ตัว การปรับปรุงสะสมเกิน 2dB — ความแตกต่างระหว่างการผ่านและการพลาดเกณฑ์ 3GPP ACLR
HACC102S35V500 ผลิตบน พื้นผิวซิลิคอนที่มีความต้านทานสูง (>1000 โอห์ม·ซม.) มาตรฐาน โดยใช้วัสดุและกระบวนการที่มีอยู่ในโรงหล่อ CMOS และ BiCMOS หลักทั้งหมด:
ไม่มีวัสดุพิเศษ ไม่มีอุปกรณ์พิเศษ ไม่มีอุปสรรคในการรับรองกระบวนการ HACC series Process Design Kit (PDK) ประกอบด้วยกฎ DRC, การแมปเลเยอร์ และโมเดลอุปกรณ์ที่ผ่านการตรวจสอบแล้วซึ่งปรับเทียบที่ 40GHz — พร้อมสำหรับการนำเข้าโดยตรงไปยัง Cadence Virtuoso, Keysight ADS หรือ ANSYS HFSS
| เมตริก | HACC102S35V500 | 0402 MLCC (X7R) | ตัวเก็บประจุฟิล์มบาง Si |
|---|---|---|---|
| ความจุ | 1000pF | 1000pF | 1000pF |
| Q @ 1GHz | >100 | ~15-25 | ~50-80 |
| ESR @ 1GHz | <0.5 โอห์ม | ~3-8 โอห์ม | ~1-2 โอห์ม |
| ESL | <50pH | ~300-500pH | ~50-80pH |
| SRF | >20GHz | ~200-500MHz | ~5-10GHz |
| VCC | <50ppm> | −25% ถึง −80% | <50ppm> |
| TCC | <30ppm> | ±15% | <30ppm> |
| เสียงเพียโซอิเล็กทริก | ไม่มี | สำคัญ | ไม่มี |
| ระดับการรวม | ชิป/โมดูล | บอร์ดระดับ SMD | ชิป/โมดูล |
โทรศัพท์มือถือ 5G สมัยใหม่บรรจุคอร์ PA สูงสุด 12 คอร์ในย่านความถี่ n77/n78/n79 เครือข่ายการจับคู่เอาต์พุตทำงานที่ 3.3-5.0GHz ซึ่ง ESR ทุกๆ มิลลิโอห์มจะหักล้างกำลังส่งโดยตรง ESR ของ HACC102S35V500 ที่ต่ำกว่า 0.3 โอห์มที่ 1MHz (ต่ำกว่า 0.5 โอห์มที่ 1GHz) ช่วยลดการสูญเสียในเครือข่ายการจับคู่ ในขณะที่พิกัด 35V รองรับแรงดันไฟฟ้าสูงสุด >10V ที่พบในมอดูเลเตอร์แหล่งจ่ายไฟ PA แบบติดตามซองจดหมาย
อาร์เรย์แบบ Phased-Array ของ SATCOM และเรดาร์ต้องการ การจับคู่เกนและเฟสระหว่างช่องสัญญาณ ทั่วทั้งองค์ประกอบหลายร้อยตัว ด้วยความสม่ำเสมอของความจุระดับเวเฟอร์ที่ σ <2% HACC102S35V500 ช่วยให้มั่นใจได้ถึงการแปลงอิมพีแดนซ์ที่สม่ำเสมอในทุกช่องสัญญาณ beamformer ลดภาระการสอบเทียบในสถาปัตยกรรม beamforming แบบดิจิทัลการเชื่อมต่อแบบจุดต่อจุดไมโครเวฟ
แนวทางการประกอบการเชื่อมต่อแบบลวด
| การเชื่อมต่อแบบลูกบอล | ลวด | 25 ไมโครเมตร Au |
|---|---|---|
| 25 ไมโครเมตร Au | 120-150°C | 120-150°C |
| 150°C | แรงกดในการเชื่อม | 20-30gf |
| 15-25gf | กำลังอัลตราโซนิก | 60-80mW |
| 40-60mW | ช่องเปิดแผ่นรองขั้นต่ำ | 80*80 ไมโครเมตร |
| 80*80 ไมโครเมตร | อีพ็อกซี่นำไฟฟ้า: | อีพ็อกซี่นำไฟฟ้า: |
| ระยะเวลา | ผลลัพธ์ | HTOL | 125°C, ไบแอส DC 35V |
|---|---|---|---|
| 1000 ชั่วโมง | <0.5% ΔC | HAST | 130°C / 85%RH, 35V |
| 96 ชั่วโมง | ไม่พบข้อผิดพลาด | การหมุนเวียนอุณหภูมิ | -55°C ถึง +125°C |
| 500 รอบ | <0.2% ΔC | ESD HBM | 500V |
| 3 พัลส์ | คลาส 1B | TDDB (คาดการณ์) | 125°C, 35V |
| >10 ปี | <0.1% อัตราความล้มเหลว | ตัวเลือกการปรับแต่ง | ความจุ: |
ใช่ เมื่อติดตั้งบนอินเทอร์โพเซอร์เซรามิกหรืออินทรีย์พร้อมอันเดอร์ฟิลที่เหมาะสม อุปกรณ์จะทนต่อโปรไฟล์รีโฟลว์แบบไร้สารตะกั่วมาตรฐาน (สูงสุด 260°C, >217°C เป็นเวลา 60-90 วินาที) การเคลือบโลหะ Au ขนาด 2.5 ไมโครเมตรมีความเสถียรที่อุณหภูมิสูงกว่า 300°C โปรดทราบว่าไม่แนะนำให้ติด PCB โดยตรงโดยไม่มีอินเทอร์โพเซอร์เนื่องจากความไม่เข้ากันของ CTE กับ FR-4
ชุดประเมินมาตรฐานประกอบด้วยชิป 25 ชิ้นใน Waffle pack พร้อมรายงานการทดสอบที่พิมพ์สำหรับล็อตเวเฟอร์เฉพาะ ตัวอย่างทางวิศวกรรมจะจัดส่งภายใน 1-2 สัปดาห์ ไม่มีปริมาณการสั่งซื้อขั้นต่ำสำหรับการประเมินเบื้องต้น — เราต้องการให้ง่ายต่อการพิสูจน์ข้อได้เปรียบด้านประสิทธิภาพในการออกแบบของคุณ
ปัจจัย Q จะถูกทดสอบเป็นรายเวเฟอร์ (ชิป 5 ชิ้นต่อเวเฟอร์, ตรงกลางและ 4 มุม) โดยใช้อิมพีแดนซ์อะนาไลเซอร์ที่สอบเทียบแล้วพร้อมโพรบ Cascade Microtech การทดสอบเต็มเวเฟอร์ 100% ครอบคลุมความจุ, การรั่วไหล และแรงดันไฟฟ้าที่พังบนชิปทุกชิ้น แผนภูมิการควบคุมกระบวนการทางสถิติ (SPC) สำหรับ Q จะถูกเก็บรักษาไว้ และเวเฟอร์ใดๆ ที่มี Q
HACC series ปลอดจาก ITAR สำหรับโครงการระหว่างประเทศหรือไม่?ใช่ HACC series จัดอยู่ในประเภท EAR99 ภายใต้กฎการบริหารการส่งออกของสหรัฐอเมริกา ไม่มีข้อจำกัด ITAR ใดๆ ตัวเก็บประจุเป็นส่วนประกอบเชิงพาณิชย์ที่พร้อมใช้งาน (COTS) เหมาะสำหรับทั้งการใช้งานเชิงพาณิชย์และการป้องกันประเทศที่ไม่ต้องการชิ้นส่วนที่ควบคุมโดย ITAR
ขอตัวอย่าง