Array di condensatori multipli personalizzato a 4 canali da 100pF 30V, condensatore MOS testato a livello di wafer al 100% SLC Chip

HACC-100S30V100 Array Multi-Condensatore Personalizzato Chip MOS 4 Canali * 100pF 30V Testato a Livello di Wafer Verificato Basso Tasso di Difetti

Il HACC-100S30V100 è un array multi-condensatore MOS monostrato completamente personalizzabile che integra quattro blocchi di condensatori indipendenti da 100pF ±10% su un singolo die da 1,00 * 1,00 * 0,15 mm. Ogni canale dispone del proprio pad di connessione dell'elettrodo superiore con accesso indipendente tramite filo, mentre tutti i canali condividono un piano di massa posteriore comune tramite metallizzazione TiW-Pt-Au. Realizzato su silicio a zona flottante ad alta resistività (>1000 Ω·cm) con dielettrico SiO₂ termico da 300 nm, questo array sostituisce quattro condensatori monostrato discreti con un singolo chip, riducendo i passaggi di assemblaggio, il numero di fili di connessione e l'ingombro del circuito ibrido fino al 75%. Ogni die viene sottoposto al 100% di test parametrici DC e RF a livello di wafer con un tasso di difetti verificato inferiore a 10 DPPM attraverso test di vita accelerata per 2 milioni di ore-dispositivo per JEDEC JESD74A, con capacità di processo controllata SPC (CpK >1,67).

1. Array Multi-Condensatore Personalizzabili — Un Chip, Valori Multipli

L'HACC-ARRAY4-100S30V100 integra quattro blocchi di condensatori indipendenti in un singolo die, ognuno dei quali può essere collegato individualmente con filo. Questa architettura offre tre vantaggi fondamentali rispetto alle soluzioni discrete multi-chip:

• Riduzione dell'ingombro di assemblaggio del 75%: Quattro chip discreti da 0,50 mm richiedono circa 1,75 mm² di area del supporto, inclusi gli spazi di posizionamento. L'HACC-ARRAY4 integra tutti e quattro i condensatori in un singolo die da 1,00 mm², una riduzione dell'area del 43%, eliminando al contempo tre passaggi di attacco del die, tre operazioni di posizionamento e tre ispezioni separate.
• Coefficiente di temperatura abbinato su tutti i canali: Poiché tutti e quattro i blocchi di condensatori condividono lo stesso substrato di silicio e lo stesso processo di ossidazione termica del dielettrico SiO₂, il TCC di 0 ±30 ppm/°C è abbinato entro ±1% da canale a canale all'interno del die. Ciò elimina la disomogeneità del TCC che inevitabilmente si verifica quando quattro condensatori discreti da diverse posizioni del wafer (o diversi lotti di wafer) vengono utilizzati in un'applicazione a phased-array o multi-canale.
• Induttanza ridotta dei fili di connessione: Con un'unica connessione di massa posteriore condivisa, il percorso di ritorno di massa comune elimina l'induttanza di massa cumulativa di quattro condensatori discreti. Ogni canale mantiene la propria ESL intrinseca <0,05nH, e la massa posteriore condivisa minimizza l'area del loop di massa per configurazioni collegate in parallelo.2. Architettura Array Configurabile — Layout Standard e Personalizzati

La piattaforma HACC-ARRAY4 supporta configurazioni di array multiple per adattarsi alla tua specifica topologia di circuito:

Array a Valore Uguale a 4 Canali (standard):

• Quattro blocchi indipendenti da 100pF su un die quadrato da 1,00 mm. Ogni blocco ha il proprio pad dell'elettrodo superiore (200 * 200 µm) distanziato con un passo pad-to-pad >150 µm per un bonding automatizzato compatibile. Ideale per il blocco DC di beamformer a phased-array a 4 canali, l'accoppiamento SERDES a 4 corsie e il filtraggio di bias TIA multi-canale.Array a Pesi Binari (1:2:4:8):
• Quattro blocchi con rapporti di capacità di 1:2:4:8 (ad esempio, 50pF : 100pF : 200pF : 400pF). Selezionando combinazioni di canali tramite filo, il progettista può realizzare 15 valori di capacità discreti da un singolo die, sostituendo un intero banco di condensatori con un componente. Ideale per reti di tuning di precisione e circuiti di adattamento riconfigurabili.Numero di Canali Personalizzato (2–8 blocchi):
• Array da 2 a 8 canali indipendenti, ciascuno con capacità specificata dal cliente da 5pF a 1000pF. Geometrie di die personalizzate — rapporti d'aspetto rettangolari fino a 4:1, a forma di L o layout anulari — per adattarsi a ingombri di circuiti ibridi non standard.3. Test a Livello di Wafer — Copertura Parametrica al 100% per Canale

Ogni die HACC-ARRAY4 viene sottoposto al 100% di test DC e RF a livello di wafer prima del taglio. Il programma di test copre ogni canale del condensatore su ogni die, non un approccio AQL basato su campioni:

Test parametrico DC per canale:

• Capacità a 1MHz/1,0Vrms (±10% limite di specifica), corrente di dispersione a 30V DC nominali ("75V, dwell di 5 secondi). Ogni canale viene sondato e misurato individualmente.Verifica dell'abbinamento canale-canale:<10nA spec limit), and dielectric withstanding voltage (> La disomogeneità della capacità tra due canali qualsiasi sullo stesso die viene verificata <±1%. I die che superano questo limite vengono inchiostrati per l'esclusione.
• Isolamento canale-canale: Resistenza di isolamento >10¹Ω tra canali adiacenti a 30V DC, con capacità di accoppiamento <0,05pF. Ciò garantisce che i segnali RF su un canale non si accoppino ai canali adiacenti attraverso il substrato.Mappa digitale del wafer:
• Ogni die viene classificato per valore di capacità, dispersione e grado di abbinamento dei canali. La mappa del wafer in formato KRF XML consente l'ordinamento automatico dei die per codice di bin e fornisce una tracciabilità completa dei die noti (KGD) per ogni lotto spedito.4. Tasso di Difetti Verificato Basso — Verificato Tramite Test di Vita AccelerataUn tasso di difetti inferiore a 10 DPPM (Parti Difettose Per Milione) non è un obiettivo aspirazionale, è una metrica di produzione verificata supportata dalla seguente infrastruttura di qualità:
• Test di vita accelerata per 2 milioni di ore-dispositivo: Secondo JEDEC JESD74A, i campioni di produzione sono sottoposti a 125°C / 85% RH / 30V DC di polarizzazione per 1000 ore (equivalente a >10 anni di vita sul campo a 55°C / 60% RH secondo il modello di accelerazione di Arrhenius-Peck). Nessun guasto osservato nel set di campioni di qualifica, con un tasso di difetti dimostrato inferiore a 10 DPPM con il 60% di confidenza.

Sondaggio al 100% a livello di wafer con classificazione senza inchiostro:

Ogni sito di condensatore su ogni wafer viene sondato. I die fuori specifica vengono mappati elettronicamente anziché inchiostrati fisicamente, eliminando il rischio di contaminazione da particelle di inchiostro nell'ambiente di camera bianca. La mappa del wafer viene trasferita direttamente all'ordinatore automatico di pick-and-place dei die.

• Processo controllato SPC con CpK >2,0: Capacità, dispersione e tensione di breakdown vengono monitorate per lotto di wafer utilizzando grafici di controllo statistico di processo (SPC). L'indice di capacità di processo (CpK) supera 2,0 per tutti i parametri critici, fornendo un margine sostanziale oltre la dichiarazione del tasso di difetti verificato.
• Azione correttiva a circuito chiuso: Qualsiasi spostamento parametrico che superi 1,5σ dalla media del processo innesca un blocco automatico del lotto e un'indagine sulla causa principale, impedendo la spedizione di materiale fuori tendenza, indipendentemente dal fatto che i singoli die soddisfino i limiti di specifica.
• 5. Specifiche Elettriche (T = 25°C se non diversamente specificato)Parametro
• ValoreCondizione

Numero di Canali

Bonding a sfera termosonico Au da 25µm (stadio 120–150°C, resistenza alla trazione >6gf). Ciascuno dei quattro canali ha il proprio pad da 200*200µm con passo >150µm, compatibile con il bonding sequenziale automatizzato. Per i canali collegati in parallelo, collegare più pad a un nodo comune.

• Conservazione: Waffle pack con mappa del wafer KGD, sigillato sottovuoto con azoto. MSL 1 vita illimitata sul pavimento. Conservare a 20–25°C, 40–60% RH.
• 7. Applicazioni TipicheModuli T/R Beamformer a Phased-Array:
• Quattro condensatori di blocco DC da 100pF abbinati in un singolo die, con abbinamento TCC canale-canale e uniformità della capacità <±1%, critici per il tracciamento dell'ampiezza e della fase per elemento attraverso l'apertura dell'array.SERDES Multi-Canale (56/112 Gbps PAM4):

Quattro canali di blocco DC indipendenti per percorsi di trasmissione o ricezione a 4 corsie, che sostituiscono quattro condensatori discreti con un componente e riducono la complessità di assemblaggio negli interposer di moduli ottici ad alta densità.

• Reti di Adattamento Sintonizzabili Multi-Banda: L'array a pesi binari (1:2:4:8) fornisce 15 combinazioni di capacità selezionabili tramite bonding con filo selettivo, consentendo la sintonizzazione dell'impedenza post-assemblaggio senza sostituzione del componente.Downconverter Multi-Canale per Comunicazioni Satellitari:
• Tasso di difetti sub-PPM e test al 100% a livello di wafer secondo gli standard di qualifica ESCC forniscono l'affidabilità richiesta per i payload di costellazioni LEO/MEO con una vita di missione di 10–15 anni.Elettronica di Pin per Apparecchiature di Test Automatiche (ATE):
• Quattro condensatori di bypass abbinati per canale di elettronica di pin in un singolo chip, con tracciabilità della mappa del wafer KGD a supporto dei requisiti di calibrazione ISO 17025.8. Ordinazione e Configurazione Personalizzata
• Il prodotto standard viene spedito come HACC-100S30V100: 4 canali, 100pF per canale, 30V, die da 1,00 * 1,00 mm in waffle pack con mappa del wafer KGD. Configurazioni personalizzate disponibili su richiesta con quantità minime d'ordine a partire da 100 pezzi:Numero di canali:
• 2, 3, 4, 6 o 8 canali indipendentiCapacità per canale:

5pF a 1000pF (qualsiasi valore, qualsiasi combinazione)

Topologia dell'array:

• Valore uguale, pesi binari (1:2:4:8) o rapporti personalizzati arbitrariGeometria del die:
• Contorni quadrati standard o rettangolari/asimmetrici personalizzati per adattarsi ai layout dei circuiti ibridi esistentiTensione nominale:
• 6,3V a 100V DCFormato di consegna:
• Waffle pack, gel-pak o nastro e bobinaContattaci
• con i tuoi requisiti di array per una valutazione di fattibilità, una stima dei tempi di consegna e un preventivo. Campioni di valutazione standard a 4 canali da 100pF vengono spediti entro 3–4 settimane con dati di test parametrici completi per canale, rapporti di abbinamento dei canali e mappa digitale del wafer KGD.