उत्पादों का विवरण

Created with Pixso. घर Created with Pixso. उत्पादों Created with Pixso.
एमओएस कैपेसिटर
Created with Pixso.

कस्टम मल्टी कैपेसिटर ऐरे 4 चैनल 100pF 30V MOS कैपेसिटर 100 प्रतिशत वेफर लेवल टेस्टेड SLC चिप

कस्टम मल्टी कैपेसिटर ऐरे 4 चैनल 100pF 30V MOS कैपेसिटर 100 प्रतिशत वेफर लेवल टेस्टेड SLC चिप

ब्रांड का नाम: Hoan
मॉडल नंबर: HACC-100S30V100
MOQ: 10 टुकड़े
भुगतान की शर्तें: एल/सी, डी/ए, डी/पी, टी/टी, वेस्टर्न यूनियन
विस्तृत जानकारी
उत्पत्ति के प्लेस:
शानक्सी, चीन
प्रमाणन:
ISO 9001:2015, RoHS, REACH
सरणी विन्यास:
4 स्वतंत्र चैनल, 100pF प्रत्येक (बाइनरी-भारित विकल्प: 1:2:4:8)
प्रति चैनल समाई:
100pF ±10% (प्रति-चैनल ±5% उपलब्ध)
रेटेड वोल्टेज:
प्रति चैनल 30V DC
डाईइलेक्ट्रिक विदस्टैन्डिंग वोल्टेज:
>75V (250% रेटेड), 100% प्रति-चैनल उत्पादन परीक्षण
चिप आयाम:
1.00 × 1.00 × 0.15 मिमी (±25µm सहनशीलता)
दोष दर:
सत्यापित <10 डीपीपीएम (जेईडीईसी जेईएसडी74ए के अनुसार 2एम डिवाइस-घंटे त्वरित जीवन परीक्षण)
वेफर-स्तरीय परीक्षण कवरेज:
100% डाई परीक्षण - सी, ईएसआर, रिसाव, डीडब्ल्यूवी प्रति चैनल, केजीडी वेफर मैप प्रति लॉट
चैनल-टू-चैनल अलगाव:
>40dB @ 1GHz
चैनल-टू-चैनल कैपेसिटेंस मिलान:
<±1% भीतर-मरना
शीर्ष धातुकरण:
TiW-Au, ≥2.5μm Au प्रति चैनल पैड
पीछे की ओर धातुकरण:
TiW-Pt-Au, ≥1.0μm Au (Pt प्रसार अवरोध, सामान्य भूमि)
परावैद्युत प्रकार:
थर्मल SiO₂, 300nm
क्यू फैक्टर @ 1 मेगाहर्ट्ज:
>2000 प्रति चैनल
ईएसआर @ 1GHz:
<0.1 ओम प्रति चैनल
आंतरिक चिप ईएसएल:
<0.05nH प्रति चैनल
टीसीसी:
0 ±30 पीपीएम/डिग्री सेल्सियस (-55 डिग्री सेल्सियस से +125 डिग्री सेल्सियस, सभी चैनलों पर मिलान)
लीकेज करंट @ 25°C:
<10nA प्रति चैनल 30V DC पर
परिचालन तापमान:
-55°C से +125°C
माउन्टिंग का प्रकार:
वायर बॉन्डेबल (प्रति चैनल स्वतंत्र) / एयूएसएन यूटेक्टिक या कंडक्टिव एपॉक्सी डाई अटैच
नमी संवेदनशीलता:
एमएसएल 1 (जे-एसटीडी-020 के अनुसार असीमित फ्लोर लाइफ)
सरणी अनुकूलन विकल्प:
2-8 चैनल, 5pF-1000pF प्रति चैनल, आयताकार या अनियमित डाई ज्यामिति
प्रक्रिया क्षमता:
कैपेसिटेंस, ईएसआर, एसआरएफ के लिए सीपीके >1.67; एसपीसी-नियंत्रित प्रति वेफर लॉट
प्रमुखता देना:

4 चैनल MOS कैपेसिटर ऐरे

,

100pF 30V MOS कैपेसिटर

,

वेफर लेवल टेस्टेड SLC चिप

उत्पाद का वर्णन

HACC-100S30V100 कस्टम मल्टी-कैपेसिटर ऐरे MOS चिप 4 चैनल * 100pF 30V वेफर-लेवल टेस्टेड वेरिफाइड लो डिफेक्ट रेट

The HACC-100S30V100 एक पूरी तरह से अनुकूलन योग्य सिंगल-लेयर MOS मल्टी-कैपेसिटर ऐरे है जिसमें एक ही 1.00 * 1.00 * 0.15mm डाई पर चार स्वतंत्र 100pF ±10% कैपेसिटर ब्लॉक एकीकृत हैं। प्रत्येक चैनल में स्वतंत्र वायर-बॉन्ड एक्सेस के साथ अपना टॉप इलेक्ट्रोड बॉन्ड पैड है, जबकि सभी चैनल TiW-Pt-Au मेटलाइजेशन के माध्यम से एक सामान्य बैकसाइड ग्राउंड प्लेन साझा करते हैं। उच्च-प्रतिरोधकता फ्लोट-ज़ोन सिलिकॉन (>1000 Ω·cm) पर 300nm थर्मल SiO₂ डाइइलेक्ट्रिक के साथ निर्मित, यह ऐरे चार अलग-अलग सिंगल-लेयर कैपेसिटर को एक ही चिप से बदल देता है — असेंबली चरणों, बॉन्ड वायर काउंट और हाइब्रिड सर्किट फुटप्रिंट को 75% तक कम करता है। प्रत्येक डाई 100% वेफर-लेवल डीसी और आरएफ पैरामीट्रिक परीक्षण से गुजरती है, जिसमें JEDEC JESD74A के अनुसार 2 मिलियन डिवाइस-घंटे त्वरित जीवन परीक्षण के माध्यम से 10 DPPM से कम का सत्यापित दोष दर होता है, जिसमें SPC-नियंत्रित प्रक्रिया क्षमता (CpK >1.67) होती है।

1. अनुकूलन योग्य मल्टी-कैपेसिटर ऐरे — एक चिप, कई मान

HACC-ARRAY4-100S30V100 एक ही डाई में चार स्वतंत्र कैपेसिटर ब्लॉक को एकीकृत करता है, प्रत्येक व्यक्तिगत रूप से वायर-बॉन्ड करने योग्य है। यह आर्किटेक्चर अलग-अलग मल्टी-चिप समाधानों पर तीन मौलिक लाभ प्रदान करता है:

  • 75% असेंबली फुटप्रिंट में कमी: चार अलग-अलग 0.50mm चिप्स के लिए प्लेसमेंट स्पेसिंग सहित लगभग 1.75mm² कैरियर क्षेत्र की आवश्यकता होती है। HACC-ARRAY4 सभी चार कैपेसिटर को एक ही 1.00mm² डाई में एकीकृत करता है — 43% क्षेत्र में कमी — जबकि तीन डाई-अटैच चरणों, तीन प्लेसमेंट ऑपरेशनों और तीन अलग-अलग निरीक्षणों को समाप्त करता है।
  • सभी चैनलों में मिलान किया गया तापमान गुणांक: चूंकि सभी चार कैपेसिटर ब्लॉक एक ही सिलिकॉन सब्सट्रेट और एक ही SiO₂ डाइइलेक्ट्रिक थर्मल ऑक्सीकरण प्रक्रिया को साझा करते हैं, इसलिए 0 ±30 ppm/°C का TCC डाई के भीतर चैनल-से-चैनल ±1% के भीतर मिलान किया जाता है। यह TCC बेमेल को समाप्त करता है जो अनिवार्य रूप से तब उत्पन्न होता है जब विभिन्न वेफर स्थितियों (या विभिन्न वेफर लॉट) से चार अलग-अलग कैपेसिटर का उपयोग फेज्ड-ऐरे या मल्टी-चैनल एप्लिकेशन में किया जाता है।
  • कम बॉन्ड वायर इंडक्टेंस: एक एकल साझा बैकसाइड ग्राउंड कनेक्शन के साथ, सामान्य ग्राउंड रिटर्न पथ चार अलग-अलग कैपेसिटर के संचयी ग्राउंड इंडक्टेंस को समाप्त करता है। प्रत्येक चैनल अपना <0.05nH आंतरिक ESL बनाए रखता है, और साझा बैकसाइड समानांतर-कनेक्टेड कॉन्फ़िगरेशन के लिए ग्राउंड लूप क्षेत्र को कम करता है।

2. विन्यास योग्य ऐरे आर्किटेक्चर — मानक और कस्टम लेआउट

HACC-ARRAY4 प्लेटफ़ॉर्म आपके विशिष्ट सर्किट टोपोलॉजी से मेल खाने के लिए कई ऐरे कॉन्फ़िगरेशन का समर्थन करता है:

  • 4-चैनल समान-मान ऐरे (मानक): 1.00mm वर्ग डाई पर चार स्वतंत्र 100pF ब्लॉक। प्रत्येक ब्लॉक में संगत स्वचालित बॉन्डिंग के लिए >150μm पैड-टू-पैड पिच के साथ अपना टॉप इलेक्ट्रोड पैड (200 * 200μm) है। 4-चैनल फेज्ड-ऐरे बीमफॉर्मर डीसी ब्लॉकिंग, 4-लेन SERDES कपलिंग और मल्टी-चैनल TIA बायस फ़िल्टरिंग के लिए आदर्श।
  • बाइनरी-वेटेड ऐरे (1:2:4:8): 1:2:4:8 के कैपेसिटेंस अनुपात वाले चार ब्लॉक (जैसे, 50pF : 100pF : 200pF : 400pF)। चैनलों के संयोजन को चुनिंदा रूप से वायर-बॉन्ड करके, डिज़ाइनर एक ही डाई से 15 अलग-अलग कैपेसिटेंस मान प्राप्त कर सकता है — एक पूरे कैपेसिटर बैंक को एक घटक से बदल सकता है। सटीक ट्यूनिंग नेटवर्क और पुन: विन्यास योग्य मिलान सर्किट के लिए आदर्श।
  • कस्टम चैनल काउंट (2–8 ब्लॉक): 2 से 8 स्वतंत्र चैनलों के ऐरे, प्रत्येक ग्राहक-निर्दिष्ट कैपेसिटेंस 5pF से 1000pF तक। कस्टम डाई ज्यामिति — 4:1 तक आयताकार पहलू अनुपात, L-आकार, या एनुलर लेआउट — गैर-मानक हाइब्रिड सर्किट फुटप्रिंट को समायोजित करते हैं।

3. वेफर-लेवल परीक्षण — प्रति चैनल 100% पैरामीट्रिक कवरेज

प्रत्येक HACC-ARRAY4 डाई डाइसिंग से पहले 100% वेफर-लेवल डीसी और आरएफ परीक्षण से गुजरती है। परीक्षण कार्यक्रम प्रत्येक डाई पर प्रत्येक कैपेसिटर चैनल को कवर करता है — एक नमूना-आधारित AQL दृष्टिकोण नहीं:

  • प्रति चैनल डीसी पैरामीट्रिक परीक्षण: 1MHz/1.0Vrms (±10% विनिर्देश सीमा) पर कैपेसिटेंस, रेटेड 30V डीसी पर लीकेज करंट (<10nA spec limit), and dielectric withstanding voltage (>>75V, 5-सेकंड ड्वेल)। प्रत्येक चैनल को व्यक्तिगत रूप से प्रोब और मापा जाता है।
  • चैनल-से-चैनल मिलान सत्यापन: एक ही डाई पर किन्हीं दो चैनलों के बीच कैपेसिटेंस बेमेल <±1% सत्यापित किया जाता है। इस सीमा से अधिक डाई को बाहर करने के लिए इंक किया जाता है।चैनल-से-चैनल अलगाव:
  • 30V डीसी पर आसन्न चैनलों के बीच अलगाव प्रतिरोध >10¹⁰ Ω, कपलिंग कैपेसिटेंस <0.05pF के साथ। यह सुनिश्चित करता है कि एक चैनल पर आरएफ सिग्नल सब्सट्रेट के माध्यम से आसन्न चैनलों में क्रॉस-कपल्ड न हों।डिजिटल वेफर मैप: प्रत्येक डाई को कैपेसिटेंस मान, लीकेज और चैनल मिलान ग्रेड द्वारा बिन्न किया जाता है। XML KRF-फॉर्मेट वेफर मैप स्वचालित डाई सॉर्टिंग को बिन कोड द्वारा सक्षम करता है और प्रत्येक शिप किए गए लॉट के लिए पूर्ण ज्ञात-अच्छी-डाई (KGD) ट्रेसिबिलिटी प्रदान करता है।
  • 4. सत्यापित निम्न दोष दर — त्वरित जीवन परीक्षण के माध्यम से सत्यापित10 DPPM (प्रति मिलियन दोषपूर्ण भाग) से कम की दोष दर एक महत्वाकांक्षी लक्ष्य नहीं है — यह निम्नलिखित गुणवत्ता अवसंरचना द्वारा समर्थित एक सत्यापित उत्पादन मीट्रिक है:

2 मिलियन डिवाइस-घंटे त्वरित जीवन परीक्षण:

JEDEC JESD74A के अनुसार, उत्पादन नमूनों को 125°C / 85% RH / 30V DC बायस पर 1000 घंटे (एरेनियस-पेक त्वरण मॉडल के अनुसार 55°C / 60% RH पर >10 साल के फील्ड जीवन के बराबर) के अधीन किया जाता है। योग्यता नमूना सेट में शून्य विफलताएं देखी गईं, जिससे 60% आत्मविश्वास पर 10 DPPM से कम की प्रदर्शित दोष दर प्राप्त हुई।

  • 100% वेफर-लेवल प्रोब इंकलेस बिनिंग के साथ: प्रत्येक वेफर पर प्रत्येक कैपेसिटर साइट को प्रोब किया जाता है। विनिर्देश से बाहर की डाई को भौतिक रूप से इंक करने के बजाय इलेक्ट्रॉनिक रूप से मैप किया जाता है, जिससे क्लीनरूम वातावरण में इंक कण संदूषण का जोखिम समाप्त हो जाता है। वेफर मैप को स्वचालित पिक-एंड-प्लेस डाई सॉर्टर में सीधे स्थानांतरित किया जाता है।
  • CpK >2.0 के साथ SPC-नियंत्रित प्रक्रिया: कैपेसिटेंस, लीकेज और ब्रेकडाउन वोल्टेज की निगरानी प्रति वेफर लॉट सांख्यिकीय प्रक्रिया नियंत्रण (SPC) चार्ट का उपयोग करके की जाती है। प्रक्रिया क्षमता सूचकांक (CpK) सभी महत्वपूर्ण मापदंडों के लिए 2.0 से अधिक है, जो सत्यापित दोष दर दावे से परे पर्याप्त मार्जिन प्रदान करता है।
  • बंद-लूप सुधारात्मक कार्रवाई: प्रक्रिया माध्य से 1.5σ से अधिक किसी भी पैरामीट्रिक शिफ्ट से स्वचालित लॉट होल्ड और मूल-कारण जांच शुरू होती है, जिससे व्यक्तिगत डाई विनिर्देश सीमाओं को पूरा करती है या नहीं, इसकी परवाह किए बिना आउट-ऑफ-ट्रेंड सामग्री को शिपिंग से रोका जाता है।
  • 5. विद्युत विनिर्देश (T = 25°C जब तक कि अन्यथा नोट न किया गया हो)पैरामीटर

मान

0 ±30 ppm/°C डाई अटैच:
स्थिति चैनलों की संख्या 4 स्वतंत्र
प्रति चैनल कैपेसिटेंस अनुपालन (EU 2015/863)
1MHz, 1.0Vrms चैनल मिलान डाई के भीतर <±1%
कोई भी दो चैनल रेटेड डीसी वोल्टेज प्रति चैनल 30V
निरंतर डाइइलेक्ट्रिक विदस्टैंडिंग वोल्टेज >75V (>2.5* रेटेड)
5 सेकंड ड्वेल, प्रति चैनल 100% परीक्षण चैनल-से-चैनल अलगाव >40dB @ 1GHz
Q फैक्टर @ 1MHz / @ 1GHz अनुपालन (EU 2015/863)
प्रति चैनल ESR @ 1GHz <0.1 Ω प्रति चैनल
डी-एम्बेडेड आंतरिक चिप ESL 30V DC
डी-एम्बेडेड लीकेज @ 25°C / @ 125°C 30V DC
<10nA > TCC
-55°C से +125°C, सभी चैनल मिलान किए गए डाइइलेक्ट्रिक थर्मल SiO₂, 300nm
सब्सट्रेट अनुपालन (EU 2015/863)
डाई आयाम अनुपालन (EU 2015/863)
±25μm सहनशीलता टॉप मेटलाइजेशन TiW-Au, ≥2.5μm Au प्रति पैड
4 स्वतंत्र पैड, प्रत्येक 200*200μm बैकसाइड मेटलाइजेशन TiW-Pt-Au, ≥1.0μm Au
सामान्य ग्राउंड, Pt बैरियर दोष दर <10 DPPM
त्वरित जीवन परीक्षण सत्यापित ऑपरेटिंग / स्टोरेज तापमान -55 से +125°C / -65 से +150°C
RoHS अनुपालन (EU 2015/863)
IEC 61249-2-21 के अनुसार हैलोजन-मुक्त 6. असेंबली त्वरित संदर्भ

AuSn यूटेक्टिक सोल्डर (300–320°C, N₂/H₂) या प्रवाहकीय Ag एपॉक्सी (Epotek H20E, 120°C/30मिनट)। एकल डाई-अटैच चरण चार अलग-अलग प्लेसमेंट की जगह लेता है।

  • प्रति चैनल वायर बॉन्डिंग: 25μm Au थर्मोसोनिक बॉल बॉन्डिंग (120–150°C स्टेज, >6gf पुल स्ट्रेंथ)। चार चैनलों में से प्रत्येक में अपना 200*200μm पैड है जिसमें >150μm पिच है — स्वचालित अनुक्रमिक बॉन्डिंग के साथ संगत। समानांतर-कनेक्टेड चैनलों के लिए, एक सामान्य नोड पर कई पैड बॉन्ड करें।
  • भंडारण: KGD वेफर मैप के साथ वैफल पैक, वैक्यूम-सील्ड नाइट्रोजन पर्ज। MSL 1 असीमित फ्लोर लाइफ। 20–25°C, 40–60% RH पर स्टोर करें।
  • 7. विशिष्ट अनुप्रयोगफेज्ड-ऐरे बीमफॉर्मर T/R मॉड्यूल:

एक ही डाई में चार मिलान किए गए 100pF डीसी ब्लॉकिंग कैपेसिटर, चैनल-से-चैनल TCC मिलान और कैपेसिटेंस एकरूपता <±1% के साथ — ऐरे एपर्चर पर प्रति-तत्व आयाम और चरण ट्रैकिंग के लिए महत्वपूर्ण।

  • मल्टी-चैनल SERDES (56/112 Gbps PAM4): 4-लेन ट्रांसमिट या रिसीव पाथ के लिए चार स्वतंत्र डीसी ब्लॉकिंग चैनल, चार अलग-अलग कैपेसिटर को एक घटक से बदलते हैं और उच्च-घनत्व वाले ऑप्टिकल मॉड्यूल इंटरपोजर में असेंबली जटिलता को कम करते हैं।मल्टी-बैंड ट्यून करने योग्य मिलान नेटवर्क:
  • बाइनरी-वेटेड ऐरे (1:2:4:8) चुनिंदा वायर बॉन्डिंग के माध्यम से 15 चयन योग्य कैपेसिटेंस संयोजन प्रदान करता है — घटक प्रतिस्थापन के बिना पोस्ट-असेंबली प्रतिबाधा ट्यूनिंग को सक्षम करता है।सैटेलाइट कम्युनिकेशन मल्टी-चैनल डाउनकनवर्टर:
  • ESCC योग्यता मानकों के अनुसार सब-PPM दोष दर और 100% वेफर-लेवल परीक्षण LEO/MEO नक्षत्र पेलोड के लिए 10-15 साल के मिशन जीवन के साथ आवश्यक विश्वसनीयता प्रदान करते हैं।स्वचालित परीक्षण उपकरण (ATE) पिन इलेक्ट्रॉनिक्स:
  • एक ही चिप में प्रति पिन इलेक्ट्रॉनिक्स चैनल के लिए चार मिलान किए गए बायपास कैपेसिटर, ISO 17025 अंशांकन आवश्यकताओं का समर्थन करने वाले KGD वेफर मैप ट्रेसिबिलिटी के साथ।8. ऑर्डरिंग और कस्टम कॉन्फ़िगरेशन
  • मानक उत्पाद HACC-100S30V100 के रूप में शिप होता है: 4-चैनल, प्रति चैनल 100pF, 30V, 1.00 * 1.00mm डाई वैफल पैक में KGD वेफर मैप के साथ। कस्टम कॉन्फ़िगरेशन अनुरोध पर उपलब्ध हैं, जिसमें न्यूनतम ऑर्डर मात्रा 100 पीस से शुरू होती है:चैनल काउंट:

2, 3, 4, 6, या 8 स्वतंत्र चैनल

प्रति चैनल कैपेसिटेंस:

  • 5pF से 1000pF (कोई भी मान, कोई भी संयोजन)ऐरे टोपोलॉजी:
  • समान-मान, बाइनरी-वेटेड (1:2:4:8), या मनमाना कस्टम अनुपातडाई ज्यामिति:
  • मानक वर्ग या कस्टम आयताकार/असममित आउटलाइन मौजूदा हाइब्रिड सर्किट लेआउट में फिट करने के लिएवोल्टेज रेटिंग:
  • 6.3V से 100V DCडिलीवरी फॉर्मेट:
  • वैफल पैक, जेल-पैक, या टेप-एंड-रीलहमसे संपर्क करें
  • व्यवहार्यता मूल्यांकन, लीड टाइम अनुमान और कोटेशन के लिए अपनी ऐरे आवश्यकताओं के साथ। मानक 4-चैनल 100pF मूल्यांकन नमूने 3-4 सप्ताह के भीतर पूर्ण प्रति-चैनल पैरामीट्रिक परीक्षण डेटा, चैनल मिलान रिपोर्ट और डिजिटल KGD वेफर मैप के साथ शिप होते हैं।

संबंधित उत्पाद