Custom Multi Capacitor Array 4 Channel 100pF 30V MOS Capacitor 100 procent waferniveau getest SLC chip

HACC-100S30V100 Aangepaste Multi-Condensator Array MOS Chip 4 Kanaal * 100pF 30V Wafer-Niveau Getest Geverifieerd Laag Defectpercentage

De HACC-100S30V100 is een volledig aanpasbare MOS multi-condensator array met één laag, die vier onafhankelijke condensatorblokken van 100pF ±10% integreert op een enkele chip van 1.00 * 1.00 * 0.15mm. Elk kanaal heeft zijn eigen bovenste elektrode bondpad met onafhankelijke draadbondtoegang, terwijl alle kanalen een gemeenschappelijke achtergrondvlak delen via TiW-Pt-Au metallisatie. Vervaardigd op hoog-resistief float-zone silicium (>1000 Ω·cm) met 300nm thermische SiO₂ diëlektricum, vervangt deze array vier discrete enkellaagse condensatoren door één chip — waardoor assemblage stappen, aantal bonddraden en de voetafdruk van hybride circuits met tot 75% worden verminderd. Elke chip ondergaat 100% wafer-niveau DC en RF parametrische testen met een geverifieerd defectpercentage lager dan 10 DPPM door 2 miljoen apparaat-uur versnelde levensduurtesten per JEDEC JESD74A, met SPC-gecontroleerde procescapaciteit (CpK >1.67).

1. Aanpasbare Multi-Condensator Arrays — Eén Chip, Meerdere Waarden

De HACC-ARRAY4-100S30V100 integreert vier onafhankelijke condensatorblokken in één chip, elk individueel te verbinden met een draad. Deze architectuur biedt drie fundamentele voordelen ten opzichte van discrete multi-chip oplossingen:

• 75% reductie van assemblage voetafdruk: Vier discrete 0.50mm chips vereisen ongeveer 1.75mm² dragergebied inclusief plaatsingsruimte. De HACC-ARRAY4 integreert alle vier de condensatoren in één 1.00mm² chip — een reductie van 43% — terwijl drie chip-bevestigingsstappen, drie plaatsingsoperaties en drie aparte inspecties worden geëlimineerd.
• Gematcheerd temperatuurcoëfficiënt over alle kanalen: Omdat alle vier de condensatorblokken dezelfde silicium substraat en hetzelfde SiO₂ diëlektricum thermische oxidatieproces delen, is de TCC van 0 ±30 ppm/°C gematcht tot binnen ±1% kanaal-tot-kanaal binnen de chip. Dit elimineert de TCC-mismatch die onvermijdelijk ontstaat wanneer vier discrete condensatoren van verschillende waferposities (of verschillende waferlots) worden gebruikt in een phased-array of multi-kanaal toepassing.
• Verminderde bonddraadinductie: Met één gedeelde achtergrond aardeverbinding, elimineert het gemeenschappelijke aardeterugkoppelpad de cumulatieve aardinductie van vier discrete condensatoren. Elk kanaal behoudt zijn eigen <0.05nH intrinsieke ESL, en de gedeelde achtergrond minimaliseert het aardlusgebied voor parallel geschakelde configuraties.

2. Configureerbare Array Architectuur — Standaard en Aangepaste Lay-outs

Het HACC-ARRAY4 platform ondersteunt meerdere arrayconfiguraties om aan uw specifieke circuit topologie te voldoen:

• 4-Kanaals Gelijke Waarde Array (standaard): Vier onafhankelijke 100pF blokken op een 1.00mm vierkante chip. Elk blok heeft zijn eigen bovenste elektrode pad (200 * 200µm) met een afstand van >150µm pad-tot-pad pitch voor compatibele geautomatiseerde bonding. Ideaal voor 4-kanaals phased-array beamformer DC-blokkering, 4-lane SERDES-koppeling en multi-kanaals TIA-biasfiltering.
• Binair Gewogen Array (1:2:4:8): Vier blokken met capaciteitsverhoudingen van 1:2:4:8 (bijv. 50pF : 100pF : 200pF : 400pF). Door selectief combinaties van kanalen te verbinden, kan de ontwerper 15 discrete capaciteitswaarden realiseren vanaf één chip — een hele condensatorbank vervangen door één component. Ideaal voor precisie afstemnetwerken en configureerbare matching circuits.
• Aangepast Kanaalaantal (2–8 blokken): Arrays van 2 tot 8 onafhankelijke kanalen, elk met door de klant gespecificeerde capaciteit van 5pF tot 1000pF. Aangepaste chipgeometrieën — rechthoekige aspectverhoudingen tot 4:1, L-vormige of ringvormige lay-outs — passen in niet-standaard hybride circuit voetafdrukken.

3. Wafer-Niveau Testen — 100% Parametrische Dekking per Kanaal

Elke HACC-ARRAY4 chip ondergaat 100% wafer-niveau DC en RF testen vóór het zagen. Het testprogramma dekt elk condensatorkanaal op elke chip — geen steekproef-gebaseerde AQL-aanpak:

• DC parametrische test per kanaal: Capaciteit bij 1MHz/1.0Vrms (±10% spec limiet), lekstroom bij nominale 30V DC (<10nA spec limit), and dielectric withstanding voltage (>75V, 5-seconden verblijf). Elk kanaal wordt individueel geprobeerd en gemeten.
• Kanaal-tot-kanaal matching verificatie: Capaciteitsmismatch tussen twee willekeurige kanalen op dezelfde chip wordt geverifieerd <±1%. Chips die deze limiet overschrijden, worden gemarkeerd voor uitsluiting.
• Kanaal-tot-kanaal isolatie: Isolatiestroom >10¹⁰ Ω tussen aangrenzende kanalen bij 30V DC, met koppelcapaciteit <0.05pF. Dit zorgt ervoor dat RF-signalen op het ene kanaal niet overkoppelen naar aangrenzende kanalen via het substraat.
• Digitale waferkaart: Elke chip wordt gebind op capaciteitswaarde, lekkage en kanaal matching graad. De XML KRF-formaat waferkaart maakt geautomatiseerde chip sortering op bin-code mogelijk en biedt volledige known-good-die (KGD) traceerbaarheid voor elke verzonden partij.

4. Geverifieerd Laag Defectpercentage — Geverifieerd Door Versnelde Levensduurtesten

Een defectpercentage lager dan 10 DPPM (Defecte Delen Per Miljoen) is geen ambitieus doel — het is een geverifieerde productie metric ondersteund door de volgende kwaliteitsinfrastructuur:

• 2 miljoen apparaat-uur versnelde levensduurtest: Per JEDEC JESD74A worden productie samples onderworpen aan 125°C / 85% RH / 30V DC bias gedurende 1000 uur (equivalent aan >10 jaar veldleven bij 55°C / 60% RH volgens Arrhenius-Peck acceleratiemodel). Nul storingen waargenomen over de kwalificatie sample set, wat resulteert in een gedemonstreerd defectpercentage lager dan 10 DPPM bij 60% betrouwbaarheid.
• 100% wafer-niveau probe met inktloze binning: Elke condensatorlocatie op elke wafer wordt geprobeerd. Buiten-specificatie chips worden elektronisch gemapt in plaats van fysiek gemarkeerd, waardoor het risico op inktdeeltjesvervuiling in de cleanroom omgeving wordt geëlimineerd. De waferkaart wordt rechtstreeks overgebracht naar de geautomatiseerde pick-and-place chip sorteerder.
• SPC-gecontroleerd proces met CpK >2.0: Capaciteit, lekkage en doorslagspanning worden per wafer lot gemonitord met behulp van statistische procescontrole (SPC) grafieken. Procescapaciteitsindex (CpK) overschrijdt 2.0 voor alle kritieke parameters, wat aanzienlijke marge biedt voorbij de geverifieerde defectpercentage claim.
• Gesloten lus correctieve actie: Elke parametrische verschuiving die 1.5σ van het procesgemiddelde overschrijdt, triggert een geautomatiseerde lot-hold en root-cause onderzoek, waardoor materiaal dat buiten de trend valt niet wordt verzonden, ongeacht of individuele chips aan de specificatielimieten voldoen.

5. Elektrische Specificaties (T = 25°C tenzij anders vermeld)

6. Assemblage Snel Referentie

• Chip Bevestiging: AuSn eutectische soldeer (300–320°C, N₂/H₂) of geleidend Ag epoxy (Epotek H20E, 120°C/30min). Eén chip-bevestigingsstap vervangt vier discrete plaatsingen.
• Draad Bonding per Kanaal: 25µm Au thermosonische bal bonding (120–150°C podium, >6gf treksterkte). Elk van de vier kanalen heeft zijn eigen 200*200µm pad met >150µm pitch — compatibel met geautomatiseerde sequentiële bonding. Voor parallel geschakelde kanalen, bond meerdere pads aan een gemeenschappelijk knooppunt.
• Opslag: Wafel verpakking met KGD waferkaart, vacuüm verzegelde stikstof spoeling. MSL 1 onbeperkte vloer levensduur. Opslaan bij 20–25°C, 40–60% RH.

7. Typische Toepassingen

• Phased-Array Beamformer T/R Modules: Vier gematchte 100pF DC blokkerende condensatoren in één chip, met kanaal-tot-kanaal TCC matching en capaciteitsuniformiteit <±1% — cruciaal voor per-element amplitude en fase tracking over de array apertuur.
• Multi-Kanaals SERDES (56/112 Gbps PAM4): Vier onafhankelijke DC blokkerende kanalen voor 4-lane zend- of ontvangstpaden, die vier discrete condensatoren vervangen door één component en assemblage complexiteit verminderen in high-density optische module interposers.
• Multi-Band Afstembare Matching Netwerken: Binaire gewogen array (1:2:4:8) biedt 15 selecteerbare capaciteitscombinaties via selectieve draadbonding — waardoor impedantie afstemming na assemblage mogelijk is zonder componentvervanging.
• Satelliet Communicatie Multi-Kanaals Downconverters: Sub-PPM defectpercentage en 100% wafer-niveau testen volgens ESCC kwalificatiestandaarden bieden de betrouwbaarheid die nodig is voor LEO/MEO constellatie payloads met een missieleven van 10–15 jaar.
• Geautomatiseerde Testapparatuur (ATE) Pin Elektronica: Vier gematchte bypass condensatoren per pin elektronica kanaal in één chip, met KGD waferkaart traceerbaarheid ter ondersteuning van ISO 17025 kalibratievereisten.

8. Bestelling en Aangepaste Configuratie

Standaard product wordt geleverd als de HACC-100S30V100: 4-kanaals, 100pF per kanaal, 30V, 1.00 * 1.00mm chip in wafel verpakking met KGD waferkaart. Aangepaste configuraties beschikbaar op aanvraag met minimale bestelhoeveelheden vanaf 100 stuks:

• Kanaalaantal: 2, 3, 4, 6, of 8 onafhankelijke kanalen
• Capaciteit per Kanaal: 5pF tot 1000pF (elke waarde, elke combinatie)
• Array topologie: Gelijke waarde, binair gewogen (1:2:4:8), of willekeurige aangepaste verhoudingen
• Chip geometrie: Standaard vierkant of aangepaste rechthoekige/asymmetrische contouren om in bestaande hybride circuit lay-outs te passen
• Spanningsclassificatie: 6.3V tot 100V DC
• Leveringsformaat: Wafel verpakking, gel-pak, of tape-and-reel

Neem contact met ons op met uw array vereisten voor een haalbaarheidsbeoordeling, levertijd schatting en offerte. Standaard 4-kanaals 100pF evaluatie samples worden binnen 3–4 weken verzonden met volledige per-kanaal parametrische testgegevens, kanaal matching rapporten en digitale KGD waferkaart.