Tụ MOS Vòng Chắn L l 1000pF 50V Lớp Đơn Chip Dòng Rò Pico-Amp

HACC102S50V300 Tụ MOS Vành Chắn Lệch Cỡ Nano — 1000pF 50V Chip Lớp Đơn

Tổng quan sản phẩm: HACC102S50V300 là tụ điện kim loại-oxit-bán dẫn (MOS) lớp đơn với điện dung danh định 1000pF (1nF) ±10% và điện áp làm việc 50V DC. Nó sử dụng lớp điện môi silicon dioxide (SiO₂) nhiệt 300nm trên đế silicon vùng nổi với lớp kim loại hóa TiW-Au. Đặc điểm nổi bật của nó là vành chắn lệch cỡ nano xung quanh điện cực trên, giúp kéo dài đường rò bề mặt và giới hạn điện trường để dòng rò duy trì ở phạm vi pico-amp. Nó phù hợp với các mạch RF và tương tự có trở kháng cao, độ chính xác cao, nơi mà dòng rò ảnh hưởng trực tiếp đến độ chính xác.

Vành Chắn Lệch Cỡ Nano Là Gì?

Vành chắn là một cấu trúc dẫn điện hoặc cách điện được đặt xung quanh điện cực hoạt động để chặn dòng rò bề mặt và giữ nó tránh xa đường tín hiệu. Vành chắn lệch sử dụng nhiều vòng cỡ nano cách nhau gần thay vì một vòng lớn duy nhất. Điều này làm tăng chiều dài đường bề mặt hiệu dụng và trải đều điện trường qua nhiều bước, do đó điện trường tại bất kỳ điểm đơn lẻ nào cũng thấp hơn và dòng rò bề mặt lẽ ra chảy giữa các cực được giảm mạnh. Kết quả là dòng rò ở phạm vi pico-amp, điều này quan trọng trong các mạch có trở kháng cao, nơi mà ngay cả dòng rò nanoamp cũng có thể gây tải hoặc làm sai lệch tín hiệu.

Ghi chú Thiết kế Vành Chắn

• Trải điện trường: mỗi bước trong vành chắn lệch làm giảm điện trường đỉnh, và điện trường được phân bố trên diện tích bề mặt lớn hơn.
• Đường bề mặt dài hơn: nhiều vòng cách nhau gần làm tăng khoảng cách mà dòng rò phải di chuyển dọc theo bề mặt.
• Đế có điện trở suất cao: silicon vùng nổi trên 1000 Ω·cm giới hạn dòng rò khối giữa điện cực trên và đế.
• Oxide nhiệt dày đặc: lớp điện môi có mật độ khuyết tật thấp, do đó dòng rò khối qua oxide duy trì ở mức thấp trên toàn dải nhiệt độ.

Thông số kỹ thuật chính (T = 25°C trừ khi có ghi chú khác)

Ứng dụng điển hình

• Đầu vào tương tự chính xác trở kháng cao
• Các tầng lấy mẫu và giữ, tích hợp điện tích
• Đầu vào đo điện kế, pico-ammeter và mức thấp
• Chặn DC và ghép nối rò thấp trong giao diện cảm biến
• Mạch RF và vi sóng yêu cầu rò rất thấp