ナノスケール段差ガードリングMOSキャパシタ 1000pF 50V 単層チップ ピコアンペアリーク用

HACC102S50V300 ナノスケール段差ガードリングMOSキャパシタ — 1000pF 50V 単層チップ

製品概要:HACC102S50V300は、公称静電容量1000pF（1nF）±10%、DC動作電圧50Vの単層金属酸化膜半導体（MOS）キャパシタです。フロートゾーンシリコン基板上に300nmの熱酸化シリコン（SiO₂）誘電体を使用し、TiW-Auの金属化スタックを備えています。その特徴は、トップ電極の周りにナノスケールの段差ガードリングを備えていることで、表面リーク電流経路を長くし、電界を閉じ込めることでリーク電流をピコアンペア範囲に抑えます。リークが精度に直接影響する高インピーダンスRFおよびアナログ回路、精密回路に適しています。

ナノスケール段差ガードリングとは？

ガードリングは、アクティブ電極の周りに配置された導電性または絶縁性の構造で、表面リーク電流を遮断し、信号経路から遠ざけます。段差ガードリングは、単一の大きなリングではなく、互いに近接した複数のナノスケールリングを使用します。これにより、実効表面経路長が増加し、電界が複数の段差に分散されるため、任意の単一点での電界が低くなり、端子間を流れるはずの表面リークが大幅に低減されます。結果として、ピコアンペア範囲のリーク電流となり、ナノアンペアのリークでも信号を負荷したりオフセットしたりする高インピーダンス回路で重要になります。

ガードリング設計に関する注記

• 電界分散:段差リングの各段差がピーク電界を低減し、電界がより広い表面積に分散されます。
• 長い表面経路:互いに近接した複数のリングが、リーク電流が表面に沿って移動しなければならない距離を増加させます。
• 高抵抗基板:1000Ω・cmを超えるフロートゾーンシリコンは、トップ電極と基板間のバルクリークを制限します。
• 高密度熱酸化膜:誘電体は欠陥密度が低いため、酸化膜を貫通するバルクリークは温度全体で低く保たれます。

主要仕様（T = 25℃、特に記載がない場合）

代表的な用途

• 高インピーダンス精密アナログフロントエンド
• サンプルホールドおよびチャージインテグレータステージ
• エレクトロメータ、ピコアンメータ、低レベル測定入力
• センサーインターフェースにおける低リークDCブロッキングおよびカップリング
• 非常に低いリークを必要とするRFおよびマイクロ波回路