szczegółowe informacje o produktach

Created with Pixso. Do domu Created with Pixso. Produkty Created with Pixso.
Kondensatory MOS
Created with Pixso.

Nanoscale Staggered Guard-Ring MOS Capacitor 1000pF 50V Jednowarstwowy Chip dla wycieku Pico-Amp

Nanoscale Staggered Guard-Ring MOS Capacitor 1000pF 50V Jednowarstwowy Chip dla wycieku Pico-Amp

Nazwa marki: Hoan
Numer modelu: HACC102S50V300
MOQ: 10 sztuk
Warunki płatności: T/T, L/C, D/A, D/P
Informacje szczegółowe
Miejsce pochodzenia:
Shaanxi, Chiny
Orzecznictwo:
ISO 9001:2015, RoHS
Wymiary chipa:
0,50 x 0,50 x 0,15 mm
Najlepsza metalizacja:
TiW + Au, min. 2,5µm
Typ mocowania:
Mocowanie drutu / matrycy eutektycznej
Temperatura pracy:
-55°C do +125°C
RoHS:
Zgodny (UE 2015/863)
Personalizacja:
Pojemność 10pF-1000pF, geometria do 4:1, elektroda otoczona, tył pływający
Podkreślić:

Nanoscale MOS Capacitor 1000pF 50V

,

Kondensator MOS z przesuniętym pierścieniem ochronnym

,

Jednowarstwowy kondensator MOS typu chip

Opis produktu

HACC102S50V300 Nanostrukturalny Kondensator MOS z Rozproszonym Pierścieniem Ochronnym — 1000pF 50V Jednowarstwowy Chip


Przegląd produktu: HACC102S50V300 to jednowarstwowy kondensator metalowo-tlenkowo-półprzewodnikowy (MOS) o nominalnej pojemności 1000pF (1nF) ±10% i napięciu roboczym 50V DC. Wykorzystuje 300-nanometrowy dielektryk z tlenku krzemu (SiO2) na podłożu z krzemu typu float-zone z metalizacją TiW-Au. Jego cechą charakterystyczną jest nanostrukturalny, rozproszony pierścień ochronny wokół górnej elektrody, który wydłuża ścieżkę wycieku powierzchniowego i ogranicza pole elektryczne, dzięki czemu prąd upływu pozostaje w zakresie pikoparametrów. Nadaje się do precyzyjnych i wysokoomowych obwodów RF i analogowych, gdzie wyciek bezpośrednio ogranicza dokładność.


Co to jest nanostrukturalny rozproszony pierścień ochronny?


Pierścień ochronny to przewodząca lub izolująca struktura umieszczona wokół aktywnej elektrody w celu przechwycenia prądu wycieku powierzchniowego i odseparowania go od ścieżki sygnału. Rozproszony pierścień ochronny wykorzystuje kilka blisko rozmieszczonych nanostrukturalnych pierścieni zamiast jednego dużego. Zwiększa to efektywną długość ścieżki powierzchniowej i rozkłada pole elektryczne na wiele stopni, dzięki czemu pole w każdym pojedynczym punkcie jest niższe, a wyciek powierzchniowy, który w przeciwnym razie płynąłby między zaciskami, jest znacznie zredukowany. Rezultatem jest wyciek w zakresie pikoparametrów, co ma znaczenie w obwodach wysokoomowych, gdzie nawet wyciek w zakresie nanoamperów obciążałby lub przesuwał sygnał.


Uwagi dotyczące projektu pierścienia ochronnego


  • Rozproszenie pola: każdy stopień w rozproszonym pierścieniu zmniejsza szczytowe pole elektryczne, a pole jest rozłożone na większą powierzchnię.
  • Dłuższa ścieżka powierzchniowa: wiele blisko rozmieszczonych pierścieni zwiększa odległość, którą prąd upływu musi pokonać wzdłuż powierzchni.
  • Podłoże o wysokiej rezystywności: krzem typu float-zone powyżej 1000 Ω·cm ogranicza wyciek objętościowy między górną elektrodą a podłożem.
  • Gęsty tlenek termiczny: dielektryk ma niską gęstość defektów, dzięki czemu wyciek objętościowy przez tlenek pozostaje niski w całym zakresie temperatur.


Kluczowe specyfikacje (T = 25°C, chyba że zaznaczono inaczej)


Parametr Wartość Warunek
Pojemność 1000pF (1nF) ±10% 1MHz, 1.0Vrms
Napięcie znamionowe DC 50V Ciągłe
Wytrzymałość dielektryczna >125V DC 1 minuta, 25°C
Prąd upływu <100 pA 50V DC, 25°C, typowy
Projekt pierścienia ochronnego Nanostrukturalny rozproszony wielopierścieniowy Tłumienie wycieku powierzchniowego
Wewnętrzne ESL chipa <0.05nH Wyodrębnione z parametrów S
Współczynnik Q przy 1MHz >2000 Typowy
Absorpcja dielektryczna <0.1% Typowy
TCC +35ppm/°C -55°C do +125°C
Dielektryk Termiczny SiO2, 300nm Niska gęstość defektów
Podłoże Krzem typu float-zone, >1000 Ω·cm Wysoka rezystywność
Wymiary chipa 0.50 × 0.50 × 0.15mm ±0.025mm
Metalizacja górna TiW + Au, min. 2.5µm Możliwość połączenia drutem
Metalizacja tylna TiW-Pt-Au, min. 1.0µm Au Mocowanie chipa
Temperatura pracy -55°C do +125°C
RoHS Zgodny EU 2015/863


Typowe zastosowania


  • Precyzyjne analogowe front-endy wysokoomowe
  • Stopnie próbkowania i zatrzymania oraz integratory ładunku
  • Wejścia elektrometrów, pikometrów i pomiarów niskopoziomowych
  • Blokowanie DC o niskim wycieku i sprzęganie w interfejsach czujników
  • Obwody RF i mikrofalowe wymagające bardzo niskiego wycieku


Nanoscale Staggered Guard-Ring MOS Capacitor 1000pF 50V Jednowarstwowy Chip dla wycieku Pico-Amp