chi tiết sản phẩm

Created with Pixso. Nhà Created with Pixso. Các sản phẩm Created with Pixso.
Capacitor MOS
Created with Pixso.

Zero-TCESR MOS Capacitor 100pF 50V Chip một lớp cho RF cực ổn định

Zero-TCESR MOS Capacitor 100pF 50V Chip một lớp cho RF cực ổn định

Tên thương hiệu: Hoan
Số mô hình: HACC101S50V200
MOQ: 10 miếng
Điều khoản thanh toán: T/T,L/C,D/A,D/P
Thông tin chi tiết
Nguồn gốc:
Thiểm Tây, Trung Quốc
Chứng nhận:
ISO 9001:2015, RoHS
Kích thước chip:
0,50 x 0,50 x 0,15mm
Kim loại hóa hàng đầu:
TiW + Au, tối thiểu 2,5µm
Kiểu lắp:
Dây có thể liên kết / Đính kèm khuôn Eutectic
Nhiệt độ hoạt động:
-55°C đến +125°C
RoHS:
Tuân thủ (EU 2015/863)
Tùy chỉnh:
Điện dung 10pF-1000pF, hình học lên tới 4:1, điện cực có viền, mặt sau nổi
Làm nổi bật:

Capacitor MOS không-TCESR 100pF

,

Capacitor chip một lớp 50V

,

Capacitor MOS RF Gain cực ổn định

Mô tả sản phẩm

Tụ MOS HACC101S50V200 Zero-TCESR — Tụ RF Lớp Đơn 100pF 50V


Tổng quan sản phẩm: HACC101S50V200 là tụ điện kim loại-oxit-bán dẫn (MOS) lớp đơn với điện dung danh định 100pF ±10% và điện áp làm việc 50V DC. Nó được chế tạo trên đế silicon vùng nổi với lớp điện môi silicon dioxide (SiO2) nhiệt dày 300nm và lớp kim loại hóa TiW-Au. Đặc tính nổi bật của nó là thiết kế Zero-TCESR — hệ số nhiệt điện trở nối tiếp tương đương gần bằng không, do đó ESR gần như không đổi từ -55°C đến +125°C. Điều này phù hợp với các chuỗi tín hiệu RF yêu cầu độ lợi ổn định theo nhiệt độ.



Zero-TCESR là gì?


TCESR là viết tắt của Hệ số nhiệt điện trở nối tiếp tương đương. Tụ điện Zero-TCESR là tụ điện có ESR thay đổi rất ít theo nhiệt độ. Trong bộ khuếch đại RF hoặc mạng phối hợp, ESR tạo ra một tổn thất điện trở nhỏ nối tiếp với đường đi tín hiệu. Nếu tổn thất đó tăng lên khi bảng mạch nóng lên, độ lợi của tầng sẽ giảm. Tụ điện có TCESR gần bằng không giữ cho tổn thất đó gần như không đổi, do đó độ ổn định độ lợi được duy trì trong phạm vi nhiệt độ hoạt động mà không cần thêm các mạng bù.


Thông số kỹ thuật chính (T = 25°C trừ khi có ghi chú khác)


Thông số Giá trị Điều kiện
Điện dung 100pF ±10% 1MHz, 1.0Vrms
Điện áp DC định mức 50V Liên tục
Độ bền điện môi >125V DC 1 phút, 25°C
Hệ số nhiệt điện trở của ESR Zero-TCESR, <±5% biến thiên -55°C đến +125°C
ESR tại 1GHz <0.08 Ω Điển hình
Hệ số Q tại 1MHz >2000 Điển hình
Hệ số Q tại 1GHz >300 Điển hình
ESL nội tại của chip <0.05nH Được tách khỏi S-parameters
TCC +35ppm/°C -55°C đến +125°C
Dòng rò <10nA 50V DC, 25°C
Điện môi Thermal SiO2, 300nm
Chất nền Float-zone Si, >1000 Ω·cm
Kích thước chip 0.50 × 0.50 × 0.15mm ±0.025mm
Kim loại hóa mặt trên TiW + Au, tối thiểu 2.5µm Có thể hàn dây
Kim loại hóa mặt sau TiW-Pt-Au, tối thiểu 1.0µm Au Gắn chip
Nhiệt độ hoạt động -55°C đến +125°C
RoHS Tuân thủ EU 2015/863


Ứng dụng điển hình


  • Các tầng phối hợp và độ lợi bộ khuếch đại nhiễu thấp (LNA)
  • Tách biên bộ khuếch đại RF và vi sóng
  • Các kênh RF mảng pha và tạo chùm
  • Mặt trước radio viễn thông
  • Mặt trước thiết bị đo lường và kiểm tra
  • Mạng lọc, ghép nối và phối hợp


Zero-TCESR MOS Capacitor 100pF 50V Chip một lớp cho RF cực ổn định