| Tên thương hiệu: | Hoan |
| Số mô hình: | HACC102T50V601 |
| MOQ: | 10 miếng |
| Điều khoản thanh toán: | L/C,D/A,D/P,T/T |
HACC102T50V601 là tụ MOS một lớp có điện dung 1000 pF ±10% với định mức 50 V DC, được chế tạo trên kiến trúc silicon rãnh sâu 3D, trong đó các rãnh sâu được khắc vào đế silicon làm tăng diện tích điện cực hiệu dụng trong cùng một diện tích chip. Tụ này cung cấp 1000 pF trong một chip có kích thước 0,50 mm × 0,50 mm; để tham khảo, các tụ MOS một lớp 1000 pF phẳng trong dòng này sử dụng chip loại 0,75 mm, do đó thiết kế rãnh sâu mang lại hiệu suất điện dung trên mỗi đơn vị diện tích gấp khoảng hai lần cho các module lai bị hạn chế về không gian. Tụ MOS là tụ điện một lớp được hình thành bởi cấu trúc kim loại-oxit-bán dẫn (silicon dioxide nhiệt trên đế silicon dẫn điện), có giá trị vì ESL thấp, điện dung ổn định và điện trở cách điện cao.
| Điện dung danh định | 1000 pF ±10% (1 kHz, 1.0 Vrms); có sẵn ±5% |
| Điện áp định mức | 50 V DC |
| Điện áp chịu đựng điện môi | 125 V DC (250% định mức, 5 giây, kiểm tra 100%) |
| Hệ số nhiệt độ (TCC) | +35 ppm/°C trong khoảng -55°C đến +200°C |
| Hệ số tiêu tán | ≤0,15% ở 1 kHz, 1.0 Vrms |
| Hệ số Q | >2000 ở 1 MHz |
| ESR | <0,1 Ω @ 1 GHz |
| ESL chip nội tại | <0,05 nH (đã loại trừ) |
| Dòng rò | <10 nA ở 25°C; <500 nA ở 200°C (ở điện áp định mức) |
| Điện trở cách điện | ≥104 MΩ ở điện áp định mức, 25°C |
| Khả năng chịu ESD | >2 kV HBM, Lớp 2 theo JESD22-A114 |
| Nhiệt độ hoạt động / lưu trữ | -55°C đến +200°C / -65°C đến +150°C |
| Kích thước chip tiêu chuẩn | 0,50 × 0,50 × 0,18 mm (±25 µm); hình dạng tùy chỉnh, tỷ lệ khung hình lên đến 4:1 |
| Lớp kim loại hóa | TiW-Au mặt trên (≥2,5 µm Au, có thể hàn dây); TiW-Pt-Au mặt đáy cho AuSn / epoxy dẫn điện |
Tách và lọc điện áp DC nhỏ gọn trong vi mạch lai và module đa chip; mạng phân cực bộ khuếch đại công suất RF; cụm vi sóng bị hạn chế về không gian; mạng lọc và định thời yêu cầu điện dung ổn định điện áp; lưu trữ năng lượng mật độ cao trong mạch xung.
![]()