rincian produk

Created with Pixso. Rumah Created with Pixso. Produk Created with Pixso.
Kondensator MOS
Created with Pixso.

Kapasitor MOS Parit Dalam 1000pF 50V Kepadatan Tinggi Lapisan Tunggal Chip Untuk Operasi Bias DC Stabil

Kapasitor MOS Parit Dalam 1000pF 50V Kepadatan Tinggi Lapisan Tunggal Chip Untuk Operasi Bias DC Stabil

Nama Merek: Hoan
Nomor Model: HACC102T50V601
MOQ: 10 buah
Ketentuan Pembayaran: L/C,D/A,D/P,T/T
Informasi Rinci
Tempat asal:
Shaanxi, Tiongkok
Sertifikasi:
ISO 9001:2015, RoHS
Arus bocor:
<10 nA @ 25°C; <500 nA @ 200°C (pada tegangan pengenal)
Resistensi Isolasi:
≥10⁴ MΩ @ tegangan terukur, 25°C
Stabilitas Bias DC:
CV stabil di bawah bias DC terukur yang berkelanjutan; penyaringan stres suhu bias (BTS) tingkat lot
Resistensi Pembawa Panas:
SiO2 termal dengan cacat rendah membatasi penyimpangan yang disebabkan oleh pembawa panas di bawah b
Toleransi ESD:
>2 kV HBM, Kelas 2 (JESD22-A114)
Suhu Pengoperasian / Penyimpanan:
-55°C hingga +200°C / -65°C hingga +150°C
Dimensi Keping:
0,50 × 0,50 × 0,18 mm (±25 µm); geometri khusus hingga rasio aspek 4:1
Menyoroti:

Kapasitor MOS Parit Dalam 1000pF

,

Kapasitor MOS Kepadatan Tinggi 50V

,

Kapasitor MOS Chip Lapisan Tunggal

Deskripsi Produk

HACC102T50V601 Deep-Trench MOS Capacitor


HACC102T50V601 adalah kapasitor MOS satu lapisan 1000 pF ± 10% dengan nilai 50 V DC,dibangun pada arsitektur silikon 3D deep-trench di mana parit dalam terukir ke dalam substrat silikon melipatgandakan area elektroda efektif dalam jejak mati yang samaKondensator memberikan 1000 pF dalam mati 0,50 mm × 0,50 mm; untuk referensi, kapasitor MOS 1000 pF planar dalam seri ini menggunakan mati kelas 0,75 mm,Jadi desain parit memberikan sekitar dua kali kapasitas per unit area untuk modul hibrida terbatas ruangKondensator MOS adalah kondensator satu lapisan yang terbentuk oleh struktur logam-oksida-semikonduktor (silikon dioksida termal pada substrat silikon konduktif), dihargai untuk ESL rendah,Kapasitas stabil dan resistensi isolasi yang tinggi.


Arsitektur Deep-Trench 3D untuk Efisiensi Volumetrik Ultra-High


  • Elektrod parit yang terukirmeningkatkan luas pelat efektif per satuan jejak, mencapai 1000 pF pada 50 V dalam kontur 0,50 × 0,50 mm dengan profil 0,18 mm;
  • Efisiensi area sekitar 2 xdibandingkan kapasitor MOS 1000 pF planar dari seri ini, membebaskan area pembawa untuk mati tambahan dalam mikrokor hibrida;
  • Metalisasi sisi bawah penuh mempertahankan kontak termal maksimum dan jalur arus induktansi rendah meskipun struktur 3D;
  • Tata letak parit khusus, ukuran mati dan rasio aspek (hingga 4:1) tersedia untuk jejak khusus pelanggan.


Karakteristik listrik (tipikal, 25°C kecuali dinyatakan)


Kapasitas Nominal 1000 pF ±10% (1 kHz, 1,0 Vrms); ±5% tersedia
Tegangan nominal 50 V DC
Tegangan Tahan Dielektrik 125 V DC (250% nominal, 5 s, 100% diuji)
Koefisien Suhu (TCC) +35 ppm/°C di atas -55°C sampai +200°C
Faktor Dissipasi ≤ 0,15% pada 1 kHz, 1,0 Vrms
Faktor Q > 2000 pada 1 MHz
ESR < 0,1 Ω @ 1 GHz
Chip intrinsik ESL < 0,05 nH (tidak tertanam)
Arus kebocoran < 10 nA pada 25°C; < 500 nA pada 200°C (pada tegangan nominal)
Resistensi Isolasi ≥ 104MΩ pada tegangan nominal, 25°C
Toleransi ESD > 2 kV HBM, Kelas 2 per JESD22-A114
Suhu operasi / penyimpanan -55°C sampai +200°C / -65°C sampai +150°C
Ukuran mati standar 0.50 × 0,50 × 0,18 mm (± 25 μm); geometri khusus, rasio aspek hingga 4:1
Metalisasi Bagian atas TiW-Au (≥2,5 μm Au, dapat diikat dengan kawat); bagian belakang TiW-Pt-Au untuk AuSn / epoxy konduktif


Aplikasi Tipikal


Kompak DC bias decoupling dan bypass dalam sirkuit mikro hibrida dan modul multi-chip; RF power amplifier bias networks; microwave space-constrained assemblies;Jaringan filter dan timing yang membutuhkan kapasitas bias-stabil; penyimpanan energi kepadatan tinggi dalam sirkuit berdenyut.


Kapasitor MOS Parit Dalam 1000pF 50V Kepadatan Tinggi Lapisan Tunggal Chip Untuk Operasi Bias DC Stabil