उत्पादों का विवरण

Created with Pixso. घर Created with Pixso. उत्पादों Created with Pixso.
एमओएस कैपेसिटर
Created with Pixso.

डीप ट्रेंच एमओएस कैपेसिटर 1000 पीएफ 50 वी उच्च घनत्व स्थिर डीसी पूर्वाग्रह संचालन के लिए एकल परत चिप

डीप ट्रेंच एमओएस कैपेसिटर 1000 पीएफ 50 वी उच्च घनत्व स्थिर डीसी पूर्वाग्रह संचालन के लिए एकल परत चिप

ब्रांड का नाम: Hoan
मॉडल नंबर: HACC102T50V601
MOQ: 10 टुकड़े
भुगतान की शर्तें: एल/सी,डी/ए,डी/पी,टी/टी
विस्तृत जानकारी
उत्पत्ति के प्लेस:
शानक्सी, चीन
प्रमाणन:
ISO 9001:2015, RoHS
रिसाव वर्तमान:
<10 एनए @ 25°C; <500 एनए @ 200°C (रेटेड वोल्टेज पर)
इन्सुलेशन प्रतिरोध:
≥10⁴ MΩ @ रेटेड वोल्टेज, 25°C
डीसी पूर्वाग्रह स्थिरता:
निरंतर रेटेड डीसी पूर्वाग्रह के तहत स्थिर सीवी; लॉट-स्तरीय पूर्वाग्रह-तापमान तनाव (बीटीएस) स्क्रीनिं
गर्म वाहक प्रतिरोध:
कम दोष वाला थर्मल SiO2 डीसी पूर्वाग्रह के तहत गर्म-वाहक-प्रेरित बहाव को सीमित करता है
ईएसडी सहिष्णुता:
>2 केवी एचबीएम, कक्षा 2 (जेईएसडी22-ए114)
परिचालन/भंडारण तापमान:
-55°C से +200°C / -65°C से +150°C
चिप आयाम:
0.50 × 0.50 × 0.18 मिमी (±25 µm); 4:1 पहलू अनुपात तक कस्टम ज्यामिति
प्रमुखता देना:

गहरी खाई एमओएस संधारित्र 1000pF

,

उच्च घनत्व MOS संधारित्र 50V

,

एकल परत चिप एमओएस संधारित्र

उत्पाद का वर्णन

HACC102T50V601 डीप-ट्रेंच एमओएस कैपेसिटर ¥ 1000 पीएफ 50 वी उच्च घनत्व एकल परत चिप के साथ पूर्वाग्रह-स्थिर डाइलेक्ट्रिक


HACC102T50V601 एक 1000 pF ± 10% एकल-स्तर MOS कैपेसिटर है जो 50 V DC पर है,एक 3 डी गहरी खाई सिलिकॉन वास्तुकला पर बनाया जिसमें गहरी खाई सिलिकॉन सब्सट्रेट में उत्कीर्ण एक ही डाई पदचिह्न के भीतर प्रभावी इलेक्ट्रोड क्षेत्र गुणासंधारित्र एक 0.50 मिमी × 0.50 मिमी मरम्मत में 1000 पीएफ प्रदान करता है; संदर्भ के लिए, इस श्रृंखला में सपाट 1000 पीएफ एमओएस संधारित्र 0.75 मिमी वर्ग मरम्मत का उपयोग करते हैं,तो खाई डिजाइन अंतरिक्ष-प्रतिबंधित संकर मॉड्यूल के लिए प्रति इकाई क्षेत्र के लिए लगभग दोगुना क्षमता प्रदान करता हैएक एमओएस संधारित्र एक धातु-ऑक्साइड-अर्धचालक संरचना (एक प्रवाहकीय सिलिकॉन सब्सट्रेट पर थर्मल सिलिकॉन डाइऑक्साइड) से गठित एक-परत संधारित्र है, जो कम ईएसएल के लिए मूल्यवान है,स्थिर क्षमता और उच्च इन्सुलेशन प्रतिरोध.


अल्ट्रा-हाई वॉल्यूमेट्रिक दक्षता के लिए 3 डी डीप-ट्रेंच आर्किटेक्चर


  • उत्कीर्ण खाई इलेक्ट्रोडप्रति इकाई पदचिह्न प्रभावी प्लेट क्षेत्र को बढ़ाकर, 0.18 मिमी प्रोफ़ाइल के साथ 0.50 × 0.50 मिमी की रूपरेखा में 50 वी पर 1000 पीएफ प्राप्त करना;
  • लगभग 2 गुना क्षेत्रफल दक्षताइस श्रृंखला के सपाट 1000 पीएफ एमओएस कैपेसिटर के मुकाबले, हाइब्रिड माइक्रोसर्किट में अतिरिक्त डाई के लिए वाहक क्षेत्र को मुक्त करना;
  • पूर्ण नीचे की ओर धातुकरण 3 डी संरचना के बावजूद अधिकतम थर्मल संपर्क और कम प्रेरण वर्तमान पथ को संरक्षित करता है;
  • ग्राहक-विशिष्ट पदचिह्नों के लिए कस्टम खाई लेआउट, मर आकार और पहलू अनुपात (अधिकतर 4: 1) उपलब्ध हैं।


विद्युत विशेषताओं (सामान्य, 25°C जब तक कि उल्लेख न किया गया हो)


नाममात्र क्षमता 1000 pF ±10% (1 kHz, 1.0 Vrms); ±5% उपलब्ध
नामित वोल्टेज 50 वी डीसी
डायलेक्ट्रिक प्रतिरोधक वोल्टेज 125 वी डीसी (250% नामित, 5 सेकंड, 100% परीक्षण)
तापमान गुणांक (TCC) +35 ppm/°C -55°C से +200°C तक
विसर्जन कारक ≤0.15% 1 kHz, 1.0 Vrms पर
Q कारक >2000 1 मेगाहर्ट्ज पर
ईएसआर <0.1 Ω @ 1 GHz
आंतरिक चिप ईएसएल <0.05 एनएच (अनिर्मित)
रिसाव वर्तमान < 10 nA 25°C पर; < 500 nA 200°C पर (नाममात्र के वोल्टेज पर)
इन्सुलेशन प्रतिरोध ≥104नामित वोल्टेज पर MΩ, 25°C
ईएसडी सहिष्णुता >2 kV HBM, कक्षा 2 प्रति JESD22-A114
ऑपरेटिंग/स्टोरेज तापमान -55°C से +200°C / -65°C से +150°C
मानक मरकज आकार 0.50 × 0.50 × 0.18 मिमी (±25 μm); कस्टम ज्यामिति, 4 तक पहलू अनुपातः1
धातुकरण TiW-Au शीर्ष (≥2.5 μm Au, तार बंधन योग्य); TiW-Pt-Au पीठ AuSn / प्रवाहकीय epoxy के लिए


विशिष्ट अनुप्रयोग


संकुचित डीसी पूर्वाग्रह विच्छेदन और हाइब्रिड माइक्रोसर्किट और मल्टी-चिप मॉड्यूल में बायपास; आरएफ पावर एम्पलीफायर पूर्वाग्रह नेटवर्क; अंतरिक्ष-प्रतिबंधित माइक्रोवेव असेंबली;फ़िल्टर और टाइमिंग नेटवर्क जिन्हें पूर्वाग्रह स्थिर क्षमता की आवश्यकता होती हैउच्च घनत्व वाले ऊर्जा भंडारण के लिए पल्स सर्किट।


डीप ट्रेंच एमओएस कैपेसिटर 1000 पीएफ 50 वी उच्च घनत्व स्थिर डीसी पूर्वाग्रह संचालन के लिए एकल परत चिप

संबंधित उत्पाद