Detalles de los productos

Created with Pixso. Hogar Created with Pixso. Productos Created with Pixso.
Condensadores MOS
Created with Pixso.

Nombre De La Marca: Hoan
Número De Modelo: HACC470S50V160
Cantidad Mínima De Pedido: 10 piezas
Condiciones De Pago: LC, D/A, D/P, T/T, Unión Occidental
Información detallada
Lugar de origen:
Shaanxi, China
Certificación:
ISO 9001:2015
Capacidad:
47 pF ±10% (±5% disponible)
Tensión nominal:
50V DC
Tensión de resistencia dieléctrica:
>125 V (250 % nominal)
Dureza TID:
>100 krad(Si) según ESCC 22900
Dimensiones de los chips:
0,40 × 0,40 × 0,15 mm (16 mil × 16 mil × 6 mil)
Metalización superior:
TiW-Au, ≥2,5 µm Au
Metalización trasera:
TiW-Pt-Au, ≥1,0 ​​µm Au (barrera de difusión de Pt)
Tipo dieléctrico:
SiO₂ térmico, 300 nm (amorfo, cero piezoeléctrico según MIL-STD-202 Método 204 verificado)
Factor Q a 1MHz:
>2000
ESR a 1GHz:
<0,1 ohmios
ESL con chip intrínseco:
<0,05 nH
TCC:
0 ±30 ppm/°C (-55°C a +125°C)
Corriente de fuga a 25°C:
<10 nA a 50 VCC
Temperatura de funcionamiento:
-55°C a +125°C
Tipo de montaje:
Accesorio de matriz epoxi conductora o eutéctica AuSn adherible con alambre
Sensibilidad de humedad:
MSL 1 (vida útil ilimitada del piso según J-STD-020)
VER Inmunidad:
Inmune: sin vía de cierre, sin nodo sensible al SEU
Estándar de prueba de radiación:
ESCC 22900 (TID), MIL-STD-883 Método 1019
Estándar de prueba de radiación:
ESCC 22900 (TID)
Resaltar:

Ultra-Small Bare Die MOS Capacitor

,

Zero Piezoelectric Noise Radiation Hardened

,

47pF 50V Single Layer Chip

Descripción de producto

HACC470S50V160 Capacitor MOS Ultracompacto Resistente a la Radiación 47pF 50V Ruido Piezoeléctrico Cero Chip Desnudo

El HACC470S50V160 es un capacitor MOS de una sola capa de 47pF ±10% con una clasificación de 50V CC, fabricado en silicio de zona flotante de alta resistividad (>1000 Ω·cm) con un dieléctrico de SiO₂ amorfo crecido térmicamente de 300 nm. Con una huella ultracompacta de solo 0.40 * 0.40 * 0.15mm (16mil * 16mil * 6mil) — una reducción del área del 36% en comparación con los chips estándar de 0.50 mm — este dispositivo permite la integración de capacitores en los microcircuitos híbridos de RF más extremos con restricciones de espacio, baldosas de conformadores de haz de phased array y módulos de carga útil de satélite donde cada micrómetro cuadrado de espacio en el portador es crítico.

1. Huella Ultracompacta de 0.40 mm y Chip Desnudo de Bajo Perfil

Con 0.40 * 0.40 mm, el HACC470S50V160 ocupa solo 0.16 mm² de área de portador, en comparación con la huella estándar de capacitor MOS de 0.50 mm (0.25 mm²). El perfil ultrabajo de 0.15 mm (6 mil) es la mitad de la altura de un MLCC estándar 0402 (perfil de 0.30 mm) y cabe dentro de las holguras de tapa de módulo hermético más ajustadas. Esta miniaturización extrema se logra a través de la definición avanzada de electrodos por fotolitografía en la plataforma MOS de una sola capa. A pesar del tamaño compacto, el electrodo superior de oro mínimo de 2.5 µm proporciona una almohadilla de unión de cable confiable con una resistencia a la tracción >6 gf (cable de Au de 25 µm, unión de bola termosónica), y el margen del borde cerámico superior proporciona una referencia óptica clara para los sistemas de visión de las máquinas de unión de cable automatizadas. El margen no metalizado de todo el perímetro es una característica cerámica integral, no un recubrimiento aplicado, y no se puede rayar, disolver ni degradar térmicamente.

2. Ruido Piezoeléctrico Cero — Dieléctrico de SiO₂ Amorfo

El ruido piezoeléctrico en los capacitores es un mecanismo de falla bien documentado en la electrónica expuesta a vibraciones: la tensión mecánica induce un voltaje a través del efecto piezoeléctrico directo (tensión → polarización), modulando la capacitancia e introduciendo señales espurias en rutas de RF sensibles. El HACC470S50V160 elimina este mecanismo a nivel de material a través de su dieléctrico de SiO₂ amorfo:

  • Sin piezoelectricidad cristalográfica: La piezoelectricidad requiere una estructura cristalina no centrosimétrica. El SiO₂ amorfo carece por completo de orden cristalográfico a largo plazo: la red atómica aleatoria de la sílice amorfa no puede satisfacer las condiciones de simetría requeridas para la respuesta piezoeléctrica.
  • Sin dominios ferroeléctricos: A diferencia del titanato de bario (BaTiO₃) en los MLCC X7R/X5R, el SiO₂ no tiene componente ferroeléctrico. Sin movimiento de dominios, no hay acoplamiento mecánico-eléctrico, cero efecto de capacitor chillón y cero captación de ruido microfónico.
  • Verificado por prueba de vibración: Según el método de prueba de vibración IEC 60749, el HACC470S50V160 no produce una salida medible por encima del piso de ruido de instrumentación a 10 g de aceleración pico, barrido de 20 Hz a 2 kHz. Este es un resultado de medición directa, no una predicción teórica.
  • Comparación de electroстрикцию: El coeficiente de electroстрикción de SiO₂ térmico está por debajo de 10⁻²² m²/V², aproximadamente un millón de veces menor que los dieléctricos a base de BaTiO₃ (≈10⁻¹⁶ m²/V²).

3. Resistente a la Radiación — >100 krad(Si) TID según ESCC 22900

La dosis total de ionización (TID) degrada las estructuras MOS estándar a través de la generación de trampas de interfaz y la acumulación de carga de óxido fijo, lo que desplaza el voltaje de umbral y causa deriva de capacitancia. El HACC470S50V160 utiliza una formulación de óxido de puerta de SiO₂ nitrurado resistente a la radiación diseñada específicamente para minimizar estos efectos:

  • Dureza TID >100 krad(Si): Verificado según la especificación básica ESCC 22900 para componentes pasivos de grado espacial. El desplazamiento de capacitancia post-irradiación se mantuvo por debajo del 5% a TID máximo.
  • Estabilidad de recocido post-irradiación: <1% de desplazamiento de capacitancia adicional después de 168 horas a 100 °C de recocido, lo que confirma una pasivación estable de las trampas de óxido.
  • Inmune a efectos de evento único (SEE): Como dispositivo pasivo de dos terminales, el capacitor MOS no tiene ruta de latch-up, ningún nodo de almacenamiento sensible a SEU, y la ruptura de puerta de evento único (SEGR) se previene por el grosor del dieléctrico de 300 nm. La inmunidad a SEE se verifica por diseño, no por pruebas de muestra, lo que proporciona inmunidad garantizada en todo el lote.
  • Capacitancia estable a la radiación: El dieléctrico paraeléctrico COG/NPO con TCC de 0 ±30 ppm/°C es intrínsecamente estable a la radiación: no existe un mecanismo de disrupción de dominio ferroeléctrico que cause desplazamiento de capacitancia bajo irradiación.

4. Especificaciones Eléctricas (T = 25 °C a menos que se indique lo contrario)

Parámetro Valor Condición
Capacitancia 47pF ±10% 1MHz, 1.0Vrms
Tolerancias Disponibles ±10% (K), ±5% (J)
Voltaje CC Nominal 50V Continuo
Voltaje de Soporte Dieléctrico >125V (>2.5* nominal) 5 seg de permanencia, prueba del 100%
Dureza TID >100 krad(Si) ESCC 22900
Factor Q @ 1MHz / @ 1GHz >2000 / >200 Típico
ESR @ 1GHz <0.1 Ω Desvinculado
ESL Intrínseca del Chip <0.05nH Desvinculado de parámetros S
Fuga @ 25 °C / @ 125 °C <10nA > 50V CC
TCC 0 ±30 ppm/°C -55 °C a +125 °C
Salida Piezoeléctrica Por debajo del piso de ruido 10g, barrido de 20Hz–2kHz
Dieléctrico SiO₂ Térmico, 300nm Amorfo, piezoeléctrico cero
Sustrato Si de zona flotante, >1000 Ω·cm
Dimensiones del Chip 0.40 * 0.40 * 0.15mm ±15 µm de tolerancia
Metalización Superior TiW-Au, 2.5 µm min Au
Metalización Trasera TiW-Pt-Au, 1.0 µm min Au Barrera de Pt para epoxi de Ag
Temperatura de Operación / Almacenamiento -55 a +125 °C / -65 a +150 °C
RoHS Cumple (UE 2015/863) Libre de halógenos según IEC 61249-2-21

5. Referencia Rápida de Ensamblaje

  • Adhesión del Chip: Soldadura eutéctica AuSn (300–320 °C, N₂/H₂) o epoxi de Ag conductor (Epotek H20E, 120 °C/30 min). La barrera trasera de Pt garantiza compatibilidad universal.
  • Unión de Cable: Unión de bola termosónica de Au de 18 µm o 25 µm (etapa de 120–150 °C, fuerza de 15–35 gf, resistencia a la tracción típica >6 gf). El margen cerámico proporciona una referencia de alineación visual.
  • Almacenamiento: Paquete de gofre o gel-pak, gabinete de nitrógeno a 20–25 °C, 40–60% HR. Vida útil ilimitada en piso MSL 1.

6. Aplicaciones Típicas

  • Bloqueo de CC y bypass de RF en cargas útiles de satélite LEO/MEO/GEO en baldosas de conformadores de haz de phased array ultracompactos
  • Subsistemas de RF de sondas de espacio profundo que requieren TID >100 krad(Si) y susceptibilidad nula al ruido mecánico
  • Microcircuitos híbridos en entornos de radiación donde la huella de 0.40 mm permite la integración entre MMICs de GaAs/GaN muy espaciados
  • Front-ends de RF de aviónica de alta fiabilidad que operan bajo exposición simultánea a vibraciones y radiación
  • Preamplificadores sensibles a la carga de instrumentación científica que requieren salida piezoeléctrica cero y capacitancia estable a la radiación

Contáctenos para muestras de evaluación con datos completos de parámetros S (1–20 GHz), informes de pruebas de radiación TID según ESCC 22900, datos de pruebas de vibración según IEC 60749, o valores de capacitancia personalizados en la plataforma ultracompacta de 0.40 mm.