| Markenname: | Hoan |
| Modellnummer: | HACC470S50V160 |
| Mindestbestellmenge: | 10 Stück |
| Zahlungsbedingungen: | L/C, D/A, D/P, T/T, Western Union |
Der HACC470S50V160 ist ein 47pF ±10% einlagiger MOS-Kondensator mit einer Nennspannung von 50V DC, gefertigt auf hochohmigem Float-Zone-Silizium (>1000 Ω·cm) mit 300nm thermisch gewachsenem amorphem SiO₂-Dielektrikum. Mit einer extrem kleinen Grundfläche von nur 0,40 * 0,40 * 0,15 mm (16 mil * 16 mil * 6 mil) — eine Flächenreduzierung um 36% gegenüber Standard-0,50-mm-Chips — ermöglicht dieses Bauteil die Integration von Kondensatoren in extrem platzbeschränkte RF-Hybrid-Mikroschaltungen, Phased-Array-Beamformer-Kacheln und Satelliten-Nutzlastmodule, bei denen jeder Quadratmikrometer Trägerfläche entscheidend ist.
Mit 0,40 * 0,40 mm beansprucht der HACC470S50V160 nur 0,16 mm² Trägerfläche — im Vergleich zur Standard-Grundfläche von 0,50 mm für MOS-Kondensatoren (0,25 mm²). Das extrem niedrige Profil von 0,15 mm (6 mil) ist halb so hoch wie bei einem Standard-0402-MLCC (0,30 mm Profil) und passt in die engsten hermetischen Deckelabstände von Modulen. Diese extreme Miniaturisierung wird durch fortschrittliche photolithographische Elektrodenstrukturierung auf der einlagigen MOS-Plattform erreicht. Trotz der kompakten Größe bietet die minimale Gold-Top-Elektrode von 2,5 µm eine zuverlässige Bondstelle mit einer Zugfestigkeit von >6 gf (25 µm Au-Draht, thermosonische Ball-Bondung), und der obere keramische Rand bietet eine klare optische Referenz für automatisierte Drahtbond-Visionssysteme. Der umlaufende, nicht metallisierte Rand ist ein integraler Keramikbestandteil — keine aufgebrachte Beschichtung — und kann nicht zerkratzt, aufgelöst oder thermisch abgebaut werden.
Piezoelektrisches Rauschen in Kondensatoren ist ein gut dokumentierter Ausfallmechanismus in vibrationsbeanspruchten Elektronikkomponenten: Mechanische Belastung induziert eine Spannung durch den direkten piezoelektrischen Effekt (Dehnung → Polarisation), moduliert die Kapazität und führt zu Störsignalen in empfindlichen HF-Pfaden. Der HACC470S50V160 eliminiert diesen Mechanismus auf Materialebene durch sein amorphes SiO₂-Dielektrikum:
Die Gesamtdosis ionisierender Strahlung (TID) verschlechtert Standard-MOS-Strukturen durch die Erzeugung von Grenzflächenfehlstellen und die Ansammlung von festen Oxidladungen, was die Schwellenspannung verschiebt und zu Kapazitätsdrift führt. Der HACC470S50V160 verwendet eine strahlungsgehärtete nitrierte SiO₂-Gate-Oxid-Formulierung, die speziell entwickelt wurde, um diese Effekte zu minimieren:
| Parameter | Wert | Bedingung |
|---|---|---|
| Kapazität | 47pF ±10% | 1MHz, 1,0Vrms |
| Verfügbare Toleranzen | ±10% (K), ±5% (J) | — |
| Nenn-Gleichspannung | 50V | Kontinuierlich |
| Dielektrische Durchschlagsfestigkeit | >125V (>2,5* Nennspannung) | 5 Sek. Haltezeit, 100% Test |
| TID-Härte | >100 krad(Si) | ESCC 22900 |
| Q-Faktor @ 1MHz / @ 1GHz | >2000 / >200 | Typisch |
| ESR @ 1GHz | <0,1 Ω | De-embedded |
| Intrinsische Chip-ESL | <0,05nH | De-embedded aus S-Parameter |
| Leckstrom @ 25°C / @ 125°C | <10nA > | 50V DC |
| TCC | 0 ±30 ppm/°C | -55°C bis +125°C |
| Piezoelektrische Ausgangsleistung | Unterhalb des Rauschpegels | 10g, 20Hz–2kHz Sweep |
| Dielektrikum | Thermales SiO₂, 300nm | Amorph, null piezoelektrisch |
| Substrat | Float-Zone-Si, >1000 Ω·cm | — |
| Chip-Abmessungen | 0,40 * 0,40 * 0,15 mm | ±15µm Toleranz |
| Top-Metallisierung | TiW-Au, 2,5µm min Au | — |
| Rückseiten-Metallisierung | TiW-Pt-Au, 1,0µm min Au | Pt-Barriere für Ag-Epoxid |
| Betriebs-/Lagertemperatur | -55 bis +125°C / -65 bis +150°C | — |
| RoHS | Konform (EU 2015/863) | Halogenfrei gemäß IEC 61249-2-21 |
Kontaktieren Sie uns für Evaluierungsmuster mit vollständigen S-Parameter-Daten (1–20 GHz), TID-Strahlungstestberichten gemäß ESCC 22900, Vibrationsprüfdaten gemäß IEC 60749 oder kundenspezifischen Kapazitätswerten auf der 0,40-mm-Ultra-Small-Plattform.