| Nazwa marki: | Hoan |
| Numer modelu: | HACC470S50V160 |
| MOQ: | 10 sztuk |
| Warunki płatności: | L/C, D/A, D/P, T/T, Western Union |
HACC470S50V160 to jednowarstwowy kondensator MOS o pojemności 47pF ±10% i napięciu znamionowym 50V DC, wykonany na krzemie typu float-zone o wysokiej rezystywności (>1000 Ω·cm) z 300nm dielektrykiem z amorficznego SiO₂ uzyskanym w procesie termicznym. Dzięki ultra-miniaturowej powierzchni zaledwie 0.40 * 0.40 * 0.15mm (16mil * 16mil * 6mil) — redukcja powierzchni o 36% w porównaniu do standardowych chipów 0.50mm — urządzenie to umożliwia integrację kondensatorów w najbardziej wymagających, ograniczonych przestrzeni hybrydowych mikroobwodach RF, kafelkach formujących wiązkę z antenami fazowanymi oraz modułach ładunku satelitarnego, gdzie każdy mikron kwadratowy powierzchni nośnej jest krytyczny.
Przy wymiarach 0.40 * 0.40mm, HACC470S50V160 zajmuje zaledwie 0.16mm² powierzchni nośnej — w porównaniu do standardowej powierzchni kondensatora MOS 0.50mm (0.25mm²). Ultra-niski profil 0.15mm (6mil) stanowi połowę wysokości standardowego MLCC 0402 (profil 0.30mm) i mieści się w najciaśniejszych prześwitach pokryw modułów hermetycznych. Ta ekstremalna miniaturyzacja jest osiągana dzięki zaawansowanej fotolitografii definicji elektrod na platformie jednowarstwowej MOS. Pomimo kompaktowych rozmiarów, minimalna górna elektroda złota o grubości 2.5µm zapewnia niezawodną podkładkę do spawania drutem o wytrzymałości na rozciąganie >6gf (drut Au 25µm, spawanie kulkowe termokompresyjne), a górny ceramiczny margines obwodowy zapewnia wyraźne odniesienie optyczne dla zautomatyzowanych systemów wizyjnych do spawania drutem. Pełny obwodowy margines niemalowany jest integralną cechą ceramiczną — nie jest to nałożona powłoka — i nie może być porysowany, rozpuszczony ani zdegradowany termicznie.
Szum piezoelektryczny w kondensatorach jest dobrze udokumentowanym mechanizmem awarii w elektronice narażonej na wibracje: naprężenia mechaniczne indukują napięcie poprzez bezpośredni efekt piezoelektryczny (naprężenie → polaryzacja), modulując pojemność i wprowadzając fałszywe sygnały do wrażliwych ścieżek RF. HACC470S50V160 eliminuje ten mechanizm na poziomie materiału dzięki swojemu dielektrykowi z amorficznego SiO₂:
Całkowita dawka jonizująca (TID) promieniowania degraduje standardowe struktury MOS poprzez generowanie pułapek międzyfazowych i akumulację ładunku stałego w tlenku, co przesuwa napięcie progowe i powoduje dryft pojemności. HACC470S50V160 wykorzystuje utwardzoną na promieniowanie formulację tlenku bramki nitrowanego SiO₂, specjalnie zaprojektowaną w celu zminimalizowania tych efektów:
| Parametr | Wartość | Warunek |
|---|---|---|
| Pojemność | 47pF ±10% | 1MHz, 1.0Vrms |
| Dostępne tolerancje | ±10% (K), ±5% (J) | — |
| Napięcie znamionowe DC | 50V | Ciągłe |
| Napięcie przebicia dielektryka | >125V (>2.5* znamionowe) | Czas przytrzymania 5 sek, test 100% |
| Twardość TID | >100 krad(Si) | ESCC 22900 |
| Współczynnik Q @ 1MHz / @ 1GHz | >2000 / >200 | Typowy |
| ESR @ 1GHz | <0.1 Ω | Zde-embedded |
| Wewnętrzne ESL chipu | <0.05nH | Zde-embedded z parametrów S |
| Prąd upływu @ 25°C / @ 125°C | <10nA > | 50V DC |
| TCC | 0 ±30 ppm/°C | -55°C do +125°C |
| Wyjście piezoelektryczne | Poniżej poziomu szumu | 10g, zamiatanie 20Hz–2kHz |
| Dielektryk | Termiczne SiO₂, 300nm | Amorficzny, zerowy piezoelektryk |
| Podłoże | Krzem float-zone, >1000 Ω·cm | — |
| Wymiary chipu | 0.40 * 0.40 * 0.15mm | Tolerancja ±15µm |
| Metalizacja górna | TiW-Au, min. 2.5µm Au | — |
| Metalizacja tylna | TiW-Pt-Au, min. 1.0µm Au | Bariera Pt dla epoksydów Ag |
| Temperatura pracy / przechowywania | -55 do +125°C / -65 do +150°C | — |
| RoHS | Zgodny (EU 2015/863) | Bezhalogenowy zgodnie z IEC 61249-2-21 |
Skontaktuj się z nami w celu uzyskania próbek ewaluacyjnych z pełnymi danymi parametrów S (1–20GHz), raportami z testów radiacyjnych TID zgodnie z ESCC 22900, danymi z testów wibracyjnych zgodnie z IEC 60749 lub niestandardowymi wartościami pojemności na ultra-małej platformie 0.40mm.