detalhes dos produtos

Created with Pixso. Casa Created with Pixso. Produtos Created with Pixso.
Capacitores MOS
Created with Pixso.

Capacitância de tolerância restrita Capacitores MOS combinados 220pF 100V CTE Chip de camada única otimizado para módulos de energia GaN SiC

Capacitância de tolerância restrita Capacitores MOS combinados 220pF 100V CTE Chip de camada única otimizado para módulos de energia GaN SiC

Marca: Hoan
Número do modelo: HACC221S100V502
Quantidade mínima: 10 peças
Condições de pagamento: L/C,D/A,D/P,T/T
Informações pormenorizadas
Lugar de origem:
Shanxi, China
Certificação:
ISO 9001:2015, RoHS
Correspondência de capacitância:
Conjuntos correspondentes abaixo de 1% em wafer/wafer-to-wafer (mapa de wafer digital)
Correspondência CTE:
Silício 2,6 ppm/°C, compatível com substratos de energia GaN/SiC
Temperatura do funcionamento/armazenamento:
-55°C a +200°C / -65°C a +150°C
Dimensões do chip:
0,55 × 0,55 × 0,18 mm (±25 µm); geometria personalizada com proporção de aspecto de até 4:1
Metalização:
TiW-Au superior (≥2,5 µm Au) / TiW-Pt-Au parte traseira (somente Au disponível)
Tipo de montagem:
Fio Bondável / AuSn Eutético / Solda / Epóxi Condutivo
Destacar:

Capacitor MOS com capacitância casada sub-1%

,

Capacitor 220pF 100V MOS

,

Capacitor de chip de camada única otimizado para CTE

Descrição do produto

HACC221S100V502 Condensador MOS de precisão 220 pF 100 V com correspondência de capacidade inferior a 1% e otimização CTE para substratos de potência GaN e SiC


O HACC221S100V502 é um condensador MOS (metal-óxido-semicondutor) de uma única camada de 220 pF ± 10% a 100 V DC, fabricado em silício de zona flutuante (> 1000 Ω·cm) com SiO térmico de classe 300 nm2O contorno padrão do chip é de 0,55 mm × 0,55 mm × 0,18 mm (± 25 μm).É projetado para módulos de potência de banda larga onde a simetria de capacidade de par para par e a confiabilidade termo-mecânica sob o ciclo de potência determinam o desempenho do circuito.

Como a estrutura do MOS de silício é formada diretamente num substrato de silício de cristal único, o seu coeficiente de expansão térmica (CTE, 2.6 ppm/°C) é inerentemente próxima da dos dispositivos de potência de carburo de silício e GaN-on-SiC ­ uma vantagem face aos condensadores cerâmicos à base de alumina quando co-embalados em substratos de potência.


Sub-1% Capacidade de precisão de correspondência entre as wafers


  • Serviço de triagem a nível de wafer:Os condensadores são 100% electricamente sondados e classificados de modo a que os conjuntos correspondentes enviados juntos permaneçam dentro de uma diferença de capacidade < 1%, em relação à posição da wafer, da wafer para a wafer e do lote para o lote;
  • Os pares e matrizes correspondentes são enviados com a documentação do mapa digital da bolacha e a rastreabilidade do lote completo por lote de bolacha;
  • O SiO ultraestável térmicamente2O dieléctrico mantém a deriva de correspondência pequena no intervalo completo de -55°C a +200°C e sob distorção de CC (TCC +35 ppm/°C);
  • Ideal para acionamento de portões de meia ponte equilibrados, redes de snubber e divisores onde a simetria de capacitância controla o equilíbrio de comutação e o EMI.


Características elétricas (típica, 25°C, salvo indicação)


Capacidade nominal 220 pF ±10% (1 kHz, 1,0 Vrms); conjuntos correspondentes com < 1% de variação disponível
Voltagem nominal 100 V DC
Voltagem resistente dielétrica 250 V de corrente contínua (250% nominal, 5 s, 100% testado)
Coeficiente de temperatura (TCC) +35 ppm/°C entre -55°C e +200°C
Fator de dissipação ≤ 0,15% a 1 kHz, 1,0 Vrms
Fator Q > 2000 a 1 MHz; > 200 a 1 GHz
ESR a 1 GHz < 0,1 Ω
Chip intrínseco ESL < 0,05 nH (desintegrado); SRF de nível de chip > 1,5 GHz; SRF de sistema > 500 MHz com fio de ligação Au de 0,5 mm
Corrente de vazamento < 10 nA a 25°C; < 500 nA a 200°C (a tensão nominal)
Resistência ao isolamento ≥ 104MΩ à tensão nominal, 25°C
Tolerância à DSE > 2 kV HBM, classe 2 por JESD22-A114
Temperatura de funcionamento / armazenamento -55°C a +200°C / -65°C a +150°C
Tamanho padrão da matriz 0.55 × 0,55 × 0,18 mm (± 25 μm); geometria personalizada, relação de aspecto até 4:1
Metalização Top de TiW-Au (≥ 2,5 μm Au, ligável a fio); parte traseira de TiW-Pt-Au (AuSn / solda / epóxi de prata) ou parte traseira de Au apenas


Aplicações típicas


Acionamento de portão e desacoplamento de snubber em módulos de potência GaN e SiC; módulos de potência híbridos e inversores de tração; carregadores integrados e conversores DC-DC de alta densidade; redes de distorção de amplificadores de potência de RF;e qualquer conjunto de potência combinada em que a CTE corresponda, são necessárias uma capacidade correspondente e uma baixa indutividade.


Capacitância de tolerância restrita Capacitores MOS combinados 220pF 100V CTE Chip de camada única otimizado para módulos de energia GaN SiC