Capacitor lớp đơn biên 220pF 50V Capacitor ESR thấp COG gốm cho băng tần Ku Ka

Tóm tắt Kỹ thuật Tần số Cao

Các HACC221S15V500 là tụ điện Tụ điện gốm một lớp có viền một mặt (SLC) điện áp cao, siêu nhỏ được thiết kế để chặn DC băng thông rộng, ghép RF và lọc bypass vi sóng trong các vi mạch lai điện áp cao hoạt động qua các băng tần Ku, K và Ka. Cung cấp 220 pF ±10% điện dung với điện áp định mức liên tục 50 V DC được nâng cao và >125 V điện áp đánh thủng (250% định mức), tụ điện này được đóng gói trong một diện tích 15 mil × 15 mil (0,38 mm × 0,38 mm) với cấu hình siêu mỏng 0,15 mm (6 mil). Được thiết kế để hoạt động đáng tin cậy từ 0,5 GHz đến 40,0 GHz trên các băng tần vi sóng UHF đến Ka, HACC221S15V500 được chế tạo đặc biệt cho bộ tách pha phân cực drain bộ khuếch đại công suất HEMT GaN-on-SiC, bộ lọc tải vệ tinh LEO/MEO, mô-đun T/R radar mảng pha và cơ sở hạ tầng 5G mmWave nơi điện áp hoạt động 50 V với biên độ đánh thủng >125 V và SRF sóng milimet được yêu cầu đồng thời.

Được chế tạo với điện môi gốm siêu ổn định Lớp I COG/NPO (C0G/NP0) được tối ưu hóa cho cả cường độ điện môi cao (>50 V/μm) và độ ổn định nhiệt Lớp I, tụ điện này duy trì điện dung trong khoảng ±0,3% trên phạm vi -55°C đến +125°C. điện cảm nối tiếp tương đương (ESL) siêu thấp <35 pH) — đạt được thông qua hình học điện cực đồng trục một lớp — đẩy tần số tự cộng hưởng nối tiếp đầu tiên lên trên 25 GHz, đảm bảo bypass và chặn DC sạch, không cộng hưởng trên toàn bộ băng tần Ku (12-18 GHz), băng tần K (18-27 GHz) và vào băng tần Ka (27-40 GHz) với phương pháp lắp chip lật. kiến trúc có viền một mặt với biên cách điện gốm xung quanh điện cực vàng phía trên ngăn chặn epoxy dẫn điện trào lên trong quá trình gắn chip. Điện cực phía trên có TiW-Au với tối thiểu 4,0 μm Au cho mối nối dây nặng. Điện cực phía dưới sử dụng TiW-Pt-Au với lớp chắn khuếch tán bạch kim (Pt) hoàn toàn không hòa tan trong mối hàn eutectic AuSn, loại bỏ các lỗi ăn mòn vàng trong quá trình lắp ráp hàn lại ở nhiệt độ cao.

Ưu điểm Hiệu suất Chính

ESR/ESL Siêu Thấp & Tần số Tự Cộng Hưởng Cao — Kiến trúc Đồng trục Một Lớp

Tụ điện gốm đa lớp (MLCC) đạt được điện dung cao bằng cách xếp chồng các lớp điện cực xen kẽ, nhưng mỗi điện cực bên trong thêm cả điện trở ohm (do các điện cực niken mỏng) và điện cảm ký sinh (từ đường dẫn dòng điện hình chữ S qua các lỗ thông). HACC221S15V500 loại bỏ cả hai nguồn tổn thất thông qua cấu trúc đồng trục một lớp: dòng điện chạy thẳng từ miếng đệm nối dây Au phía trên, qua điện môi COG/NPO, đến mặt phẳng nối đất Au phía dưới — một đường dẫn chỉ dài 0,15 mm.

• ESR <0,15 Ω ở 1 GHz: Thấp hơn một bậc so với MLCC COG 0402 có điện dung tương đương (0,5-1,5 Ω). Trong mạng phối hợp đầu ra bộ khuếch đại công suất băng tần Ku (14 GHz), mức giảm ESR gấp 10 lần này chuyển đổi trực tiếp thành tổn thất chèn thấp hơn 0,5-1,0 dB trên mỗi phần tử phối hợp. Trong bộ khuếch đại Doherty 4 tầng PA với nhiều phần tử phối hợp và bypass, mức cải thiện PAE tích lũy vượt quá 2-3 điểm phần trăm.
• ESL <35 pH: So với 300-600 pH cho MLCC 0402. Đường dẫn dòng điện đồng trục một lớp không có lỗ thông bên trong, không có cạnh điện cực và không có định tuyến hình chữ S — chỉ có đường dẫn dọc trực tiếp qua điện môi. Đối với tụ điện chặn DC, điều này có nghĩa là tần số tự cộng hưởng nối tiếp đầu tiên xảy ra trên 25 GHz, cao hơn 10 lần so với MLCC tương đương (2-4 GHz).
• SRF >25 GHz (nối dây), >35 GHz (gắn chip lật): Tần số tự cộng hưởng là tần số mà tại đó điện kháng dung bằng điện kháng cảm — trên SRF, tụ điện hoạt động như một cuộn cảm. Với SRF >25 GHz, HACC221S15V500 cung cấp hành vi điện dung thực sự trên toàn bộ băng tần Ku (12-18 GHz) và tốt vào băng tần K (18-27 GHz). Đối với hoạt động băng tần Ka (27-40 GHz), phương pháp lắp chip lật (có sẵn UBM Cu với các núm hàn SnAg theo yêu cầu) giảm ESL xuống <25 pH, mở rộng SRF lên trên 35 GHz.
• Hành vi đường truyền: Dưới SRF, SLC hoạt động như một phần tử ghép nối nối tiếp gần lý tưởng với S21 (tổn thất chèn) <0,2 dB qua 20 GHz và S11 (tổn thất phản xạ) <-20 dB — về cơ bản là trong suốt đối với đường dẫn tín hiệu RF trong khi cung cấp cách ly DC hoàn toàn.

Điện áp Đánh thủng Cao & Độ tin cậy TDDB — Biên độ Điện áp 2,5× với Tuổi thọ >10 Năm

Trong các mạng phân cực drain bộ khuếch đại công suất GaN và phân phối nguồn tải vệ tinh, tụ điện chặn DC phải chịu được không chỉ điện áp hoạt động danh định (thường là 28-50 V đối với GaN) mà còn cả chuyển đổi điện áp, phản xạ không khớp tải và gợn sóng nguồn — tất cả ở nhiệt độ mối nối tăng cao gần 125°C. HACC221S15V500 được thiết kế với biên độ giảm định mức 2,5× thận trọng: định mức 50 V, đánh thủng >125 V, kiểm tra 100%.

• Định mức liên tục 50 V: Đáp ứng nhu cầu của các bus phân phối nguồn 28 V (hàng không), 48 V (viễn thông) và 50 V (drain HEMT GaN) với biên độ phù hợp. Các tụ điện tiêu chuẩn 16-25 V không đủ cho các ứng dụng này — chúng yêu cầu giảm định mức ít nhất 2× xuống các thiết bị định mức 32-50 V.
• >125 V đánh thủng (250% định mức): Mỗi chip được kiểm tra sản xuất 100% ở 125 V DC (giữ 5 giây) để đảm bảo tính toàn vẹn của điện môi. Biên độ 2,5× vượt quá tiêu chuẩn ngành giảm định mức 2× được khuyến nghị bởi MIL-PRF-55681 và NASA EEE-INST-002 cho tụ điện gốm cấp không gian.
• Tuổi thọ TDDB >10 năm ở 50 V, 125°C: Phá hủy điện môi theo thời gian (TDDB) là cơ chế hao mòn dài hạn chiếm ưu thế trong các tụ điện gốm hoạt động ở điện áp DC cao và nhiệt độ cao. Dưới ứng suất điện trường liên tục ở nhiệt độ tăng cao, các khuyết tật ở cấp độ nguyên tử trong mạng tinh thể điện môi từ từ tích tụ và phát triển cho đến khi chúng tạo thành một đường dẫn xuyên thấu — một sợi dây dẫn làm ngắn các điện cực. Điện môi COG/NPO của HACC221S15V500 đã được đặc trưng bằng cách sử dụng kiểm tra TDDB điện áp không đổi theo JEDEC JESD92 ở các điều kiện tăng tốc (điện áp và nhiệt độ tăng cao) và dự kiến ​​sẽ đạt >10 năm ở 50 V/125°C bằng mô hình E (mô hình phá hủy nhiệt hóa). Dữ liệu phân phối tuổi thọ Weibull, các yếu tố tăng tốc và báo cáo kiểm tra TDDB có sẵn cho khách hàng đủ điều kiện theo NDA.
• Không có sự cố đánh thủng đơn lẻ: Hình học điện cực cạnh không viền, một lớp loại bỏ các hiệu ứng cạnh điện cực bên trong nơi xảy ra sự tập trung điện trường trong MLCC. Trong MLCC, sự cố đánh thủng luôn bắt đầu ở các cạnh điện cực bên trong nơi cường độ trường có thể cao gấp 3-5 lần so với điện môi khối. Hình học đồng trục của HACC221S15V500 tạo ra phân bố điện trường đồng nhất, tối đa hóa cường độ đánh thủng nội tại của điện môi.

Siêu thu nhỏ & Cấu hình thấp — Định mức 50 V trong diện tích 15 mil

HACC221S15V500 đạt được định mức 50 V trong gói 0,38 × 0,38 × 0,15 mm — một mật độ công suất thể tích mà không có tụ điện gốm đa lớp nào có thể sánh được. Điều này được thực hiện nhờ công thức gốm COG/NPO K cao độc quyền đồng thời mang lại độ ổn định nhiệt Lớp I, cường độ điện môi >50 V/μm và độ điện môi đủ để đạt 220 pF trong diện tích 15 mil. Hình học đồng trục một lớp loại bỏ nhu cầu về điện cực bên trong, lỗ thông và các vùng biên tiêu tốn thể tích mà không đóng góp vào điện dung trong thiết kế MLCC.

• Diện tích 15 mil so với MLCC 0402: HACC221S15V500 chiếm 0,14 mm² so với 0,50 mm² cho 0402 — một giảm diện tích 3,6×. Trong mảng pha băng tần Ka 64 phần tử với 2 khối DC và 2 tụ bypass trên mỗi phần tử (tổng cộng 256 tụ điện), tiết kiệm diện tích bo mạch vượt quá 90 mm² — đủ để thêm hai MMIC PA GaN bổ sung trên mỗi bảng.
• Chiều cao 0,15 mm so với 0,50 mm cho 0402: Mức giảm chiều cao 3,3× cho phép cấu hình mô-đun mỏng hơn, rất quan trọng đối với mảng pha đồng dạng, tải UAV và radio cầm tay nơi chiều cao Z bị giới hạn nghiêm ngặt bởi độ dày khung máy.
• Tích hợp cấp chip: Không giống như MLCC SMD yêu cầu các miếng đệm PCB, lỗ thông và định tuyến dấu vết — mỗi thứ thêm 200-400 pH điện cảm ký sinh — HACC221S15V500 tích hợp trực tiếp lên bộ mang MMIC hoặc đế lai kín, giảm thiểu đường dẫn kết nối đến <100 μm dây nối Au 25 μm (<50 pH ESL bổ sung).
• Một mặt có viền: Biên gốm trên điện cực phía trên vật lý chứa epoxy dẫn điện trong quá trình gắn chip, cho phép lắp ráp tốc độ cao hoàn toàn tự động mà không có nguy cơ lỗi ngắn mạch làm ảnh hưởng đến thiết kế tụ điện không có viền. Không cần sửa chữa thủ công, không mất năng suất do cầu epoxy.

Bảng dữ liệu Thông số Toàn diện

Ma trận Kỹ thuật So sánh: HACC221S15V500 so với các Giải pháp Thay thế Công nghiệp cho Bypass RF 50 V

Kỹ thuật Hệ thống Kim loại Màng mỏng

HACC221S15V500 sử dụng hệ thống kim loại màng mỏng phún xạ chân không không đối xứng, độ tin cậy cao được tối ưu hóa độc lập cho giao diện trên (nối dây) và dưới (gắn chip):

Kỹ thuật Tham số S và Hướng dẫn Lắp ráp cho Tích hợp Sóng milimet

Quy trình SOP Epoxy Bạc Dẫn điện Epotek H20E

• Chất kết dính: Epoxy Technology H20E (hoặc epoxy bạc dẫn điện tương đương đã được phê duyệt).
• Phân phối: 2-5 nL mỗi chip bằng bộ phân phối vi lượng khí nén. Biên gốm một mặt có viền trên điện cực phía trên vật lý chứa epoxy dư thừa, ngăn chặn mao dẫn trào lên miếng đệm nối vàng.
• Đặt: Lực kẹp <50 gf với đầu kẹp đàn hồi. Xác minh căn chỉnh chip trong phạm vi ±25 μm bằng hệ thống thị giác tự động.
• Sấy khô: 120°C / 30 phút (tiêu chuẩn) hoặc 150°C / 15 phút (sấy nhanh). Tốc độ tăng nhiệt <10°C/giây. Làm nguội tự nhiên đến nhiệt độ môi trường trước khi nối dây.

Thông số Nối dây Vàng

• Dây: Dây Au 99,99% 0,7-1,0 mil (18-25 μm).
• Nối dây nêm: 20-35 gf, siêu âm 60-100 mW, 20-50 ms, giai đoạn 120-150°C.
• Nối dây bi: 15-30 gf, siêu âm 40-80 mW, 10-30 ms, giai đoạn 150°C.
• Khoảng cách: Điểm tiếp đất mối nối phải cách cạnh điện cực Au (biên gốm) ≥25 μm.
• Kiểm tra: Quang học 50×. Loại bỏ các mối nối bị biến dạng miếng đệm >25%, có vết nứt hiển thị hoặc đặt mối nối trong phạm vi 25 μm của cạnh điện cực.

Tùy chọn Lắp ráp Gắn chip lật (để Tối ưu hóa Băng tần Ka)

• UBM: Ni/Au không điện phân hoặc UBM Cu với các núm hàn SnAg (liên hệ nhà máy cho các biến thể có khả năng gắn chip lật).
• Giảm ESL: Gắn chip lật loại bỏ điện cảm dây nối, giảm tổng ESL xuống <25 pH and extending SRF to><25 pH, mở rộng SRF lên trên 35 GHz.
• Lớp phủ dưới: Khuyến nghị lớp phủ dưới mao dẫn để đảm bảo độ tin cậy chu kỳ nhiệt. Chọn lớp phủ dưới tổn thất thấp, Dk thấp (<3,5 @ 40 GHz) để giảm thiểu tổn thất điện môi mmWave.
• Mô hình tham số S: Dữ liệu .s2p hai cổng (100 MHz-40 GHz) có sẵn cho cả cấu hình nối dây và gắn chip lật theo NDA.

Câu hỏi Thường gặp

Q1: HACC221S15V500 đạt được định mức 50 V và 220 pF trong diện tích 15 mil như thế nào — có sự đánh đổi nào không?

Có một sự đánh đổi thiết kế có chủ ý giữa điện dung và điện áp định mức trên nền tảng 15 mil. HACC221S15V500 (220 pF / 50 V) sử dụng lớp điện môi COG/NPO dày hơn một chút so với biến thể 330 pF / 25 V, đánh đổi một phần mật độ điện dung để có cường độ điện môi cao hơn. Điện dung tỷ lệ nghịch với độ dày điện môi (C = εε₀A / d), trong khi điện áp đánh thủng tỷ lệ thuận (V_BD = E_BD × d). Đây là một lựa chọn thiết kế có chủ ý: 220 pF là điện dung tối đa có thể đạt được ở định mức 50 V trong diện tích 15 mil sử dụng công thức COG/NPO hiện tại trong khi duy trì biên độ đánh thủng 2,5× (>125 V DWV). Đối với các ứng dụng yêu cầu điện dung cao hơn ở điện áp thấp hơn, HACC331S15V250 330 pF / 25 V có sẵn trong cùng diện tích 15 mil.

Q2: Điều gì làm cho TDDB (Phá hủy Điện môi theo Thời gian) trở thành chỉ số độ tin cậy quan trọng đối với tụ điện cấp không gian, và tuổi thọ >10 năm được xác nhận như thế nào?

TDDB là cơ chế lỗi dài hạn chiếm ưu thế đối với tụ điện gốm hoạt động ở điện áp DC cao và nhiệt độ tăng cao — chính xác là các điều kiện trong phân phối nguồn tải vệ tinh và mạng phân cực drain PA GaN. Không giống như sự cố đánh thủng tức thời (kiểm tra DWV), phát hiện các khuyết tật lớn, TDDB là một hiện tượng hao mòn: dưới ứng suất điện trường liên tục ở nhiệt độ cao, các chỗ trống oxy ở cấp độ nguyên tử trong mạng tinh thể COG/NPO di chuyển, tích tụ tại các vị trí khuyết tật và cuối cùng tạo thành một sợi dây dẫn xuyên thấu làm ngắn các điện cực. Đây là một quá trình thống kê — các thiết bị từ cùng một lô wafer sẽ bị lỗi vào các thời điểm khác nhau theo phân phối Weibull.

Phương pháp xác nhận: Điện môi HACC221S15V500 được đặc trưng bằng cách sử dụng kiểm tra TDDB điện áp không đổi theo JEDEC JESD92. Nhiều nhóm tụ điện được căng thẳng ở các điện áp tăng tốc (75 V, 100 V, 125 V) và nhiệt độ (125°C, 150°C, 175°C) cho đến khi bị đánh thủng. Thời gian lỗi được khớp với phân phối Weibull, và mô hình E (mô hình phá hủy nhiệt hóa) được sử dụng để trích xuất yếu tố tăng tốc trường (γ) và năng lượng kích hoạt nhiệt (E_a). Các tham số này sau đó được sử dụng để dự kiến ​​tuổi thọ ở các điều kiện sử dụng (50 V, 125°C). Dự kiến ​​>10 năm ở 50 V/125°C dựa trên không có lỗi ở các điều kiện tăng tốc với giới hạn tin cậy 90%. Báo cáo đủ điều kiện TDDB đầy đủ với biểu đồ Weibull, các yếu tố tăng tốc và các tham số mô hình E có sẵn theo NDA.

Q3: Đối với mảng pha liên lạc vệ tinh băng tần Ka (27-40 GHz), tôi có nên sử dụng lắp ráp nối dây hay gắn chip lật không?

Đối với hoạt động băng tần Ka (27-40 GHz), nên sử dụng phương pháp gắn chip lật. Lý do: ở 35 GHz, điện kháng cảm của dây nối 50 pH xấp xỉ j11 Ω — tương đương với điện kháng dung của tụ điện 220 pF (-j21 Ω ở 35 GHz). Điện cảm bổ sung này làm dịch chuyển SRF hiệu dụng xuống dưới và tạo ra sự dịch pha phụ thuộc tần số làm phức tạp quá trình hiệu chuẩn tạo chùm tia mảng pha. Gắn chip lật loại bỏ hoàn toàn dây nối, giảm tổng ESL xuống <25 pH and pushing the effective SRF to>