| Nama Merek: | Hoan |
| Nomor Model: | HACC221S15V500 |
| MOQ: | 10 buah |
| Ketentuan Pembayaran: | L/C,D/A,D/P,T/T,Western Union |
ItuHACC221S15V500adalah tegangan tinggi, ultra-miniaturKapasitor Keramik Lapisan Tunggal Berbatas Satu Sisi (SLC)dirancang untuk pemblokiran DC broadband, kopling RF, dan penyaringan bypass gelombang mikro dalam sirkuit mikro hibrid tegangan tinggi yang beroperasi melalui pita Ku, K, dan Ka. Menyampaikan220 pF ±10%kapasitansi denganmeningkatkan peringkat kontinu 50 V DCDan>125 V tegangan tembus (nilai 250%), kapasitor ini dikemas menjadi a15 juta × 15 juta (0,38 mm × 0,38 mm)jejak kaki dengan profil ultra-rendah0,15 mm (6 juta). Dirancang untuk pengoperasian yang andal dari0,5GHz hingga 40,0GHzdi seluruh pita gelombang mikro UHF hingga Ka, HACC221S15V500 dibuat khusus untuk decoupling bias saluran penguat daya HEMT GaN-on-SiC, filter muatan satelit LEO/MEO, modul T/R radar array bertahap, dan infrastruktur 5G mmWave di manaDiperlukan tegangan pengoperasian 50 V dengan margin kerusakan >125 V dan SRF gelombang milimeter secara bersamaan.
Dibuat denganDielektrik keramik ultra-stabil Kelas I COG/NPO (C0G/NP0).dioptimalkan untuk kekuatan dielektrik tinggi (>50 V/μm) dan stabilitas suhu Kelas I, kapasitor ini mempertahankan kapasitansi dalam ±0,3% pada -55°C hingga +125°C. Ituinduktansi seri setara ultra-rendah (ESL <35 pH)— dicapai melalui geometri elektroda koaksial satu lapis — mendorong resonansi mandiri seri pertama di atas 25 GHz, memastikan bypass yang bersih dan bebas resonansi serta pemblokiran DC melalui seluruh Ku-band (12-18 GHz), K-band (18-27 GHz), dan ke Ka-band (27-40 GHz) dengan pemasangan flip-chip. Ituarsitektur berbatasan satu sisidengan margin isolasi keramik di sekitar elektroda emas atas mencegah pendakian epoksi konduktif selama pemasangan cetakan. Fitur elektroda teratasTiW-Au dengan minimum 4,0 μm Auuntuk ikatan kawat yang berat. Elektroda bawah digunakanTiW-Pt-Audengan penghalang difusi platinum (Pt) yang benar-benar tidak larut dalam solder eutektik AuSn, menghilangkan kegagalan pemulungan emas selama perakitan reflow suhu tinggi.
Kapasitor keramik multi-lapis (MLCC) mencapai kapasitansi tinggi dengan menumpuk lapisan elektroda bergantian, namun setiap elektroda internal menambahkan keduanya.resistensi ohmik(karena elektroda nikel tipis) daninduktansi parasit(dari jalur arus berkelok-kelok melalui vias). HACC221S15V500 menghilangkan kedua sumber kerugian melaluinyastruktur koaksial satu lapis: arus mengalir lurus dari bantalan ikatan Au atas, melalui dielektrik COG/NPO, ke bidang tanah Au bawah — panjang jalur hanya0,15 mm.
Dalam jaringan bias saluran penguat daya GaN dan distribusi daya muatan satelit, kapasitor pemblokiran DC harus tahan tidak hanya terhadap tegangan operasi nominal (biasanya 28-50 V untuk GaN) tetapi jugatransien tegangan, refleksi ketidaksesuaian beban, dan riak pasokan— semuanya pada suhu persimpangan yang tinggi mendekati 125°C. HACC221S15V500 dirancang dengan konservatif2,5× penurunan margin: Nilai 50 V, kerusakan >125 V, 100% diuji.
HACC221S15V500 mencapaiPeringkat 50 V dalam paket 0,38 × 0,38 × 0,15 mm— kepadatan daya volumetrik yang tidak dapat ditandingi oleh kapasitor keramik multilapis. Ini diaktifkan oleh aformulasi keramik COG/NPO dengan K tinggi yang dipatenkanyang secara bersamaan memberikan stabilitas suhu Kelas I, kekuatan dielektrik >50 V/μm, dan permitivitas yang cukup untuk mencapai 220 pF dalam jangkauan 15 mil. Geometri koaksial satu lapis menghilangkan kebutuhan akan elektroda internal, vias, dan daerah margin yang mengonsumsi volume tanpa berkontribusi terhadap kapasitansi dalam desain MLCC.
| Kategori Spesifikasi | Nama Parameter Teknis | Nilai Terjamin | Kondisi Pengujian/Pengukuran |
|---|---|---|---|
| Spesifikasi Listrik | Kapasitansi Nominal | 220 pF ±10% | 1 kHz, 1,0 Vrms, 25°C, bias 0 V DC |
| Spesifikasi Listrik | Nilai Tegangan Kerja (DC) | 50V | Peringkat kontinu maksimum, -55°C hingga +125°C |
| Spesifikasi Listrik | Tegangan Tahan Dielektrik | >125 V (nilai 250%) | 5 detik diam, uji produksi 100%. |
| Spesifikasi Listrik | Faktor Disipasi (DF) | ≤2,0% | 1 kHz, 1,0 Vrms, 25°C |
| Spesifikasi Listrik | Resistansi Isolasi (IR) | ≥104MΩ | Pada 50 V DC, 25°C |
| Spesifikasi Listrik | ESR (Resistensi Seri Setara) | <0,15Ω @ 1GHz | Dipasang pada 10 mil alumina, diikat dengan kawat |
| Spesifikasi Listrik | ESL (Induktansi Seri Setara) | <35 pH | Jalur arus koaksial satu lapis |
| Spesifikasi Listrik | Pita Frekuensi yang Direkomendasikan | 0,5 - 40,0GHz | Pemblokiran DC broadband dan bypass RF |
| Spesifikasi Listrik | Frekuensi Resonansi Diri (SRF) | >25 GHz (ikatan kabel), >35 GHz (flip-chip) | Dipasang pada substrat alumina 10 mil |
| Suhu | Kisaran Suhu Pengoperasian | -55°C hingga +125°C | Kelas industri & pertahanan, parametrik penuh |
| Suhu | Koefisien Suhu (TCC) | 0 ±30 ppm/°C | COG/NPO Kelas I, -55°C hingga +125°C |
| Geometri Fisik | Dimensi Garis Besar | 0,38×0,38×0,15mm | 15 × 15 × 6 juta, ±25 μm |
| Arsitektur Desain | Gaya Kapasitor | Berbatasan Satu Sisi | Margin keramik pada elektroda atas |
| Tumpukan Metalisasi | Elektroda Atas | TiW-Au(≥4,0 μm Au) | Bantalan ikatan kawat ultra-tebal, tergagap |
| Tumpukan Metalisasi | Elektroda Bawah | TiW-Pt-Au(≥2,5 μm Au) | Lapisan penghalang Pt, tergagap |
| Keandalan | TDDB Seumur Hidup (Diproyeksikan) | >10 tahun @ 50 V, 125°C | Model E JEDEC JESD92 |
| Proses Perakitan | Gunung Adhesi | Epoksi / AuSn Eutektik / Sinter-Ag | H20E, AuSn 80/20, sintering Ag |
| Proses Perakitan | Koneksi Interkoneksi | Au Wire/Pita Obligasi — atau Flip-Chip | Ikatan termosonik kawat Au 18-25 μm |
| Keandalan & Penyimpanan | Kondisi Penyimpanan | 20-25°C, 40%-60% RH, kabinet N2 | umur simpan 1 tahun |
| Faktor Rekayasa | HACC221S15V500 (15 juta SLC) | 30 juta 220pF 50V SLC | 0402 220pF 50V COGMLCC | 0603 220pF 50V COGMLCC |
|---|---|---|---|---|
| Tapak | 0,38×0,38mm | 0,76 × 0,76 mm (4× lebih besar) | 1,0 × 0,5 mm (3,5× lebih besar) | 1,6 × 0,8 mm (8,9× lebih besar) |
| ESL | <35 pH | <50 pH | ~300pH | ~500pH |
| SRF | >25Ghz | >15Ghz | ~2,5GHz | ~1,5GHz |
| ESR @ 1GHz | <0,15Ω | <0,2Ω | ~0,8Ω | ~0,5Ω |
| Peringkat Tegangan | 50V (BV >125V) | 50V | 50V | 50V |
| TCC | 0 ±30 ppm/°C | 0 ±30 ppm/°C | 0 ±30 ppm/°C | 0 ±30 ppm/°C |
| Metode Integrasi | Ikatan kawat tingkat mati | Ikatan kawat tingkat mati | solder PCB SMD | solder PCB SMD |
| Total Interkoneksi ESL | <85 pH (mati + kawat ikatan) | <100pH | >700 pH (tutup + bantalan + vias) | >900pH |
| Bandwidth yang Dapat Digunakan | DC-40GHz | DC-30GHz | DC-2,5GHz | DC-1,5GHz |
| Parasitik Majelis | Minimal (ikatan langsung) | Minimal | Signifikan (pad + vias + trace) | Sangat signifikan |
HACC221S15V500 menggunakansistem metalisasi film tipis dengan sputtering vakum yang asimetris dan memiliki keandalan tinggiyang dioptimalkan secara independen untuk antarmuka atas (ikatan kabel) dan bawah (lampiran mati):
| Sisi Elektroda | Lapisan Logam | Bahan | Ketebalan | Fungsi Metalurgi |
|---|---|---|---|---|
| Elektroda Atas | Lapisan Adhesi | TiW | Basis Tergagap | Membentuk ikatan kimia yang stabil dan memblokir oksigen pada keramik COG/NPO, mencegah delaminasi Au-keramik selama siklus termal. TiW dipilih dibandingkan Ti murni karena ketahanan oksidasinya yang unggul dan stabilitas termal hingga 400°C. |
| Selesai Ikatan Kawat | Au | ≥4,0 μm | Emas murni 99,99% sangat tebal. Ketebalan 4,0 μm menyediakan penyangga mekanis ulet yang menyerap energi ikatan ultrasonik 40-100 mW tanpa mentransmisikan tegangan yang merusak ke substrat keramik. Penting untuk pengikatan kawat yang andal pada cetakan 15 juta dengan bantalan pengikat hanya berukuran 80 μm × 80 μm. | |
| Elektroda Bawah | Lapisan Adhesi | TiW | Basis Tergagap | Daya rekat alas simetris pada permukaan keramik bagian bawah. |
| Penghalang Difusi | Pt | Penghalang Tergagap | Penghalang platinum — 100% tidak larut dalam solder AuSn.Selama pemasangan cetakan eutektik pada suhu 300-320°C, elektroda Au standar tanpa Pt dilarutkan oleh lelehan AuSn dalam hitungan detik. Pt secara termodinamik kebal terhadap mekanisme ini - ia tidak larut atau membentuk intermetalik dengan Sn atau Au pada suhu penyolderan. | |
| Selesai solder/epoksi | Au | ≥2,5 mikron | Kompatibel dengan epoksi perak konduktif (Epotek H20E), bentuk awal eutektik AuSn (80/20), dan cetakan Ag sinter untuk aplikasi suhu tinggi (>300°C). |
Ada trade-off desain yang disengaja di antara keduanyakapasitansi dan peringkat tegangandi platform 15 juta. HACC221S15V500 (220 pF / 50 V) menggunakan lapisan dielektrik COG/NPO yang sedikit lebih tebal dibandingkan dengan varian 330 pF / 25 V, sehingga menukar kepadatan kapasitansi tertentu untuk kekuatan dielektrik yang lebih tinggi. Skala kapasitansi berbanding terbalik dengan ketebalan dielektrik (C = εε0A / d), sedangkan tegangan tembus berskala linier (VBD= EBD×d). Ini adalah pilihan desain yang disengaja:220 pF adalah kapasitansi maksimum yang dapat dicapai pada peringkat 50 V dalam jangkauan 15 milmenggunakan formulasi COG/NPO saat ini dengan tetap mempertahankan margin kerusakan 2,5× (>125 V DWV). Untuk aplikasi yang memerlukan kapasitansi lebih tinggi pada tegangan lebih rendah, 330 pF / 25 V HACC331S15V250 tersedia dalam ukuran 15 mil yang sama.
TDDB adalahmekanisme kegagalan jangka panjang yang dominanuntuk kapasitor keramik yang dioperasikan pada bias DC tinggi dan suhu tinggi — persis seperti kondisi distribusi daya muatan satelit dan jaringan bias saluran GaN PA. Tidak seperti kerusakan sesaat (pengujian DWV), yang mendeteksi cacat besar, TDDB adalah afenomena keausan: di bawah tekanan medan listrik yang berkelanjutan pada suhu tinggi, kekosongan oksigen skala atom dalam kisi COG/NPO bermigrasi, terakumulasi di lokasi cacat, dan akhirnya membentuk filamen perkolasi konduktif yang membuat elektroda menjadi pendek. Ini adalah sebuahproses statistik— perangkat dari lot wafer yang sama akan gagal pada waktu yang berbeda setelah distribusi Weibull.
Metodologi validasi: Dielektrik HACC221S15V500 dikarakterisasi menggunakanpengujian TDDB tegangan konstan per JEDEC JESD92. Beberapa populasi kapasitor diberi tekanan pada tegangan yang dipercepat (75 V, 100 V, 125 V) dan suhu (125°C, 150°C, 175°C) hingga rusak. Waktu kegagalan sesuai dengan distribusi Weibull, danE-model (model kerusakan termokimia)digunakan untuk mengekstrak faktor percepatan medan (γ) dan energi aktivasi termal (EA). Parameter ini kemudian digunakan untuk memproyeksikan masa pakai pada kondisi penggunaan (50 V, 125°C). Proyeksi >10 tahun pada 50 V/125°C didasarkan padanol kegagalan pada kondisi dipercepatdengan batas keyakinan 90%. Laporan kualifikasi TDDB lengkap dengan plot Weibull, faktor akselerasi, dan parameter model E tersedia di bawah NDA.
UntukOperasi Ka-band (27-40 GHz), perakitan flip-chip sangat disarankan. Alasannya: pada 35 GHz, reaktansi induktif kawat ikatan 50 pH kira-kira j11 Ω — sebanding dengan reaktansi kapasitif kapasitor 220 pF (-j21 Ω pada 35 GHz). Induktansi tambahan ini menggeser SRF efektif ke bawah dan menimbulkan pergeseran fasa yang bergantung pada frekuensi yang mempersulit kalibrasi pembentukan sinar array bertahap. Pemasangan flip-chip menghilangkan kabel pengikat seluruhnya, mengurangi total ESL hingga <25 pH dan mendorong SRF efektif hingga >35 GHz — memastikan perilaku kapasitif murni di seluruh Ka-band. Untuk aplikasi Ku-band (12-18 GHz) dan K-band (18-27 GHz), wire bonding sudah cukup memadai dengan SRF >25 GHz. Hubungi tim aplikasi kami untuk data perbandingan parameter S antara kedua konfigurasi rakitan pada frekuensi pengoperasian spesifik Anda.