Tụ điện gốm một lớp chịu điện áp cực cao, cấp độ wafer, dung lượng lớn, giao hàng bằng Gel Pak

Độ dày điện môi tụ MOS tùy chỉnh Điện áp cực cao Giao hàng dạng Gel Pak cấp độ wafer Kiểm soát điện trở suất pha tạp

HACC-CUSTOM-DV: Tụ MOS điện áp cực cao với giao hàng linh hoạt cấp độ wafer & Gel-Pak

Độ dày điện môi tùy chỉnh cho điện áp cực cao

HACC-CUSTOM-DV mở rộng dải điện áp tụ MOS một lớp thông qua độ dày điện môi được thiết kế. Điện môi SiO₂ được phát triển nhiệt tiêu chuẩn (50–5000Å) hỗ trợ điện áp định mức lên đến 500V. Đối với yêu cầu điện áp cao hơn, kiến trúc điện môi xếp chồng — kết hợp SiO₂ với các lớp SiN hoặc Al₂O₃ có độ dẫn điện cao được kiểm soát ứng suất — đạt điện áp định mức lên đến 1000V trong khi vẫn duy trì mật độ điện dung. Điện áp chịu đựng của điện môi (DWV) được xác minh ở mức 250–300% điện áp định mức trên mỗi wafer, và tuổi thọ phân hủy điện môi theo thời gian (TDDB) vượt quá 10 năm ở nhiệt độ định mức tối đa. Dung sai độ dày là ±2% cấp độ wafer và ±1% trong chip, được xác minh bằng phép đo ellipsometry quang phổ trên mỗi wafer.

Kiến trúc tụ MOS một lớp không có không khí loại bỏ các rủi ro bong tróc và phóng điện cục bộ liên quan đến tụ điện gốm nhiều lớp (MLCC) ở gradient điện áp cao. Không giống như MLCC, nơi các cạnh điện cực bên trong tập trung trường điện, cấu trúc kim loại-chất cách điện-bán dẫn của tụ MOS cung cấp sự phân bố trường đồng đều trên toàn bộ diện tích tụ — một lợi thế quan trọng cho độ tin cậy điện áp cao.

Giao hàng linh hoạt cấp độ wafer, khay bánh quế hoặc Gel-Pak

HACC-CUSTOM-DV đáp ứng mọi quy trình lắp ráp hạ nguồn với ba tùy chọn giao hàng, có thể chọn riêng cho từng lô sản xuất hoặc kết hợp cho từng phân chia wafer:

• Cấp độ wafer: Giao hàng toàn bộ wafer — đã được dò, đánh dấu và lập bản đồ với phân loại chip tốt đã biết. Các tùy chọn bao gồm wafer đã cắt trên khung (để lấy và đặt trực tiếp) hoặc khung phim mở rộng để phân loại chip.
• Gel-Pak: Chip đã cắt được đặt trên khay Gel-Pak với cơ chế nhả chân không để lấy và đặt sạch sẽ. Đóng gói trong phòng sạch Class 100, lý tưởng cho các dây chuyền lắp ráp mạch lai tự động.
• Khay bánh quế: Chip đã cắt trong khay bánh quế chống tĩnh điện, được hút chân không với khí nitơ. Bao gồm bản đồ chip tốt đã biết (KGD) để truy xuất nguồn gốc cấp độ chip.

Đóng gói hỗn hợp — ví dụ, 50% wafer dưới dạng Gel-Pak và 50% dưới dạng khay bánh quế — được hỗ trợ mà không cần tái chứng nhận, cung cấp sự linh hoạt tối đa cho quá trình chuyển đổi từ mẫu thử nghiệm sang sản xuất hoặc các quy trình lắp ráp đa điểm.

Kiểm soát pha tạp và điện trở suất đế tùy chỉnh

Giống như tất cả các sản phẩm HACC-CUSTOM, pha tạp đế là một tham số thiết kế: cấu hình N+ hoặc P+ với điện trở suất từ 0,001 đến 1000 Ohm·cm, được tối ưu hóa cho sự đánh đổi giữa điện áp đánh thủng (BVdss) và điện trở nối tiếp mục tiêu. Đặc tính C-V có thể được định hình cho điện dung phẳng hoặc hành vi varactor có độ dốc được kiểm soát.

Thông số kỹ thuật chính

Ứng dụng

• Lọc bộ chuyển đổi DC-DC điện áp cao — tụ MOS một lớp định mức 500V thay thế các khối MLCC
• Lưu trữ năng lượng xung — điện môi xếp chồng cho hoạt động 1000V, phân bố trường đồng đều
• Mạng phân cực điện áp cao — giao hàng cấp độ wafer cho lắp ráp mạch lai tự động
• Tách rời điện tử chân ATE — giao hàng Gel-Pak để lấy và đặt sạch sẽ, phòng sạch Class 100

Hãy liên hệ với chúng tôi với yêu cầu điện áp, thông số kỹ thuật điện môi và tùy chọn định dạng giao hàng của bạn. Các mẫu tụ MOS điện áp cực cao được vận chuyển trong vòng 5–7 ngày làm việc.