| Nombre De La Marca: | Hoan |
| Número De Modelo: | HACC102S80V750 |
| Cantidad Mínima De Pedido: | 10 piezas |
| Condiciones De Pago: | LC, D/A, D/P, T/T, Unión Occidental |
ElHACC102S80V750Es un condensador MOS de una sola capa totalmente personalizable y de alta confiabilidad diseñado para aplicaciones que exigenAlto voltaje de ruptura,Corriente de fuga ultrabaja, yEstabilidad de capacitancia excepcional sobre temperatura y voltaje. Fabricado sobre sustrato de silicio de zona flotante de alta resistividad (>1000 ohmios·cm) con SiO cultivado térmicamente a 300 nm2dieléctrico, este dispositivo ofrece una capacitancia de 1000 pF ±10 % a un voltaje de funcionamiento continuo de 80 V CC en un paquete compacto a escala de chip de 0,75 x 0,75 x 0,20 mm. La arquitectura con borde de doble cara (margen) garantiza la contención de epoxi y la referencia de alineación de unión de cables. El electrodo superior de TiW-Au con un espesor mínimo de oro de 2,5 µm proporciona una confiabilidad de unión de alambre superior, mientras que la parte posterior de TiW-Pt-Au con barrera de difusión de platino (Pt) permite compatibilidad universal de fijación de matrices con procesos de epoxi conductor, eutéctico AuSn y Ag sinterizado. Disponible con personalización completa del valor de capacitancia, clasificación de voltaje, geometría del chip, tipo de dieléctrico y pila de metalización para cumplir con sus requisitos exactos de circuito de RF.
La ruptura dieléctrica es uno de los mecanismos de falla de campo más comunes en capacitores de chip que operan a voltaje elevado. El HACC102S80V750 elimina este riesgo mediante márgenes de diseño conservadores y SiO térmico de alta calidad.2dieléctrico:
Para el diseñador de circuitos, esto significa bloqueo de CC confiable y derivación de RF sin necesidad de apilar en serie múltiples capacitores de bajo voltaje, lo que reduce el número de componentes, la complejidad del ensamblaje y el apilamiento de tolerancia acumulativa. El margen de voltaje de 2,5* absorbe transitorios de suministro, reflejos de desajuste de carga y cambios de polarización de CC que desafiarían a los capacitores de menor calificación.
La capacitancia que varía con la temperatura o la polarización de CC crea problemas en cascada en los circuitos de RF de precisión: las frecuencias VCO se desvían, las redes coincidentes se desafinan, las frecuencias de las esquinas del filtro cambian. El dieléctrico cerámico paraeléctrico COG/NPO (C0G/NP0) Clase I del HACC102S80V750 proporciona estabilidad constante:
Para sistemas aeroespaciales y de defensa con vidas útiles de varias décadas, la característica de envejecimiento cero de COG/NPO elimina un mecanismo crítico de deriva de capacitancia a largo plazo que de otro modo requeriría recalibración periódica o reemplazo de componentes.
El electrodo superior presenta una avanzada pila de metalización de película delgada pulverizada de cuatro capas:Tan/TiW/Ni/Aucon un espesor mínimo de oro de 2,5 µm, lo que proporciona una unión de cables robusta y de alto rendimiento en entornos de ensamblaje automatizados:
La huella de 0,75*0,75 mm proporciona una generosa área de unión de cables, que admite múltiples uniones paralelas para reducir la inductancia en aplicaciones de alta corriente. Compatible con unión de bolas termosónicas de Au de 18-25 µm y unión de cuña ultrasónica de Al de 25-33 µm.
El HACC102S80V750 está construido sobre nuestra plataforma de condensadores MOS configurables. Ofrecemos personalización completa con una rápida producción de prototipos:
| Parámetro | Valor estándar | Rango personalizado |
|---|---|---|
| Capacidad | 1000pF ±10% | 10 pF – 10 000 pF; ±5% o tolerancia más estricta disponible |
| Tensión nominal | 80 VCC | 6,3 V – 500 V CC (una sola capa); hasta 1000V (dieléctrico apilado) |
| Tipo dieléctrico | COG/NPO (Clase I) | X7R (Clase II), alto contenido de K o formulaciones personalizadas |
| Dimensiones de los chips | 0,75*0,75*0,20mm | 0,25*0,25 mm a 5,0*5,0 mm; rectangular hasta 4:1 AR; geometrías irregulares disponibles |
| Metalización superior | TaN/TiW/Ni/Au, 2,5 µm Au | Hasta 5,0 µm de Au; Opción al-metalizada |
| Metalización trasera | TiW-Pt-Au, 1,0 µm Au | Solo Au, predeposición de AuSn (3-5 µm), AuGe o AuSi para fijación a alta temperatura |
| Arquitectura de diseño | Bordeado a doble cara | Una cara Con o sin bordes |
| Plazo de entrega del prototipo | 3-4 semanas | Acelerado 1-2 semanas para valores estándar |
| Parámetro | Valor | Condición de prueba |
|---|---|---|
| Capacitancia nominal | 1000pF ±10% | 1 MHz, 1,0 Vrms, 25 °C |
| Tensión CC nominal | 80V | Continuo, -55°C a +125°C |
| Tensión de resistencia dieléctrica | >200 V (clasificación >2,5*) | Permanencia de 5 segundos, prueba de producción al 100% |
| Corriente de fuga a 25°C | <10nA | 80 VCC |
| Corriente de fuga a 125°C | <100nA | 80 VCC |
| TCC | 0 ±30 ppm/°C | -55°C a +125°C, COG/NPO |
| VCC (coeficiente de polarización de CC) | <10 ppm/V | Tensión nominal de 0V a 80V |
| Factor Q a 1MHz | >2000 | Típico |
| ESR a 1GHz | <0,1 ohmios | Desincrustado |
| ESL con chip intrínseco | <0,05 nH | Desintegrado del parámetro S |
| Factor de disipación | ≤0,15% | 1 kHz, 1,0 Vrms |
| Absorción dieléctrica | <0,05% | 1kHz |
| Dimensiones de los chips | 0,75*0,75*0,20mm | Tolerancia de ±25 µm |
| Temperatura de funcionamiento | -55°C a +125°C | Cumplimiento paramétrico total |
| Sensibilidad a la humedad | MSL 1 | Vida útil ilimitada del piso según J-STD-020 |
| Cumplimiento de RoHS | Sí | UE 2015/863, libre de halógenos según IEC 61249-2-21 |
Contáctanos hoycon sus requisitos de voltaje, capacitancia y geometría. Las muestras de evaluación estándar de 1000 pF y 80 V se envían en un plazo de 1 a 2 semanas. Clasificaciones de voltaje personalizadas (hasta 500 V en una sola capa, 1000 V apilados), valores de capacitancia, dimensiones de chip y opciones de metalización disponibles con un plazo de entrega de prototipos de 3 a 4 semanas. RoHS completo, REACH, documentación de cumplimiento libre de halógenos, datos de parámetros S e informes de trazabilidad de lotes proporcionados por lote de producción.