| Marca: | Hoan |
| Número do modelo: | HACC102S80V750 |
| Quantidade mínima: | 10 peças |
| Condições de pagamento: | L/C,D/A,D/P,T/T,Western Union |
OHACC102S80V750é um capacitor MOS de camada única totalmente personalizável e de alta confiabilidade, projetado para aplicações que exigemAlta tensão de ruptura,Corrente de fuga ultrabaixa, eEstabilidade excepcional de capacitância em relação à temperatura e tensão. Fabricado em substrato de silício de zona flutuante de alta resistividade (> 1000 Ohm · cm) com SiO 300 nm cultivado termicamente2dielétrico, este dispositivo fornece capacitância de 1000pF ±10% a tensão de operação contínua de 80V DC em um pacote compacto em escala de chip de 0,75*0,75*0,20mm. A arquitetura com borda dupla (margem) garante contenção de epóxi e referência de alinhamento de ligação de fio. O eletrodo superior TiW-Au com espessura mínima de ouro de 2,5 µm fornece confiabilidade de ligação de fio superior, enquanto a parte traseira TiW-Pt-Au com barreira de difusão de platina (Pt) permite compatibilidade universal de fixação de matriz com processos de epóxi condutor, eutético AuSn e Ag sinterizado. Disponível com personalização completa de valor de capacitância, classificação de tensão, geometria do chip, tipo dielétrico e pilha de metalização para atender aos requisitos exatos do seu circuito de RF.
A ruptura dielétrica é um dos mecanismos de falha de campo mais comuns em capacitores de chip operando em tensões elevadas. O HACC102S80V750 elimina esse risco através de margens de design conservadoras e SiO térmico de alta qualidade2dielétrico:
Para o projetista do circuito, isso significa bloqueio CC confiável e desvio de RF sem a necessidade de empilhamento em série de vários capacitores de baixa tensão – reduzindo a contagem de componentes, a complexidade da montagem e o empilhamento de tolerância cumulativa. A margem de tensão de 2,5* absorve transientes de alimentação, reflexões de incompatibilidade de carga e mudanças de polarização CC que desafiariam capacitores de classificação mais baixa.
A capacitância que varia com a temperatura ou polarização CC cria problemas em cascata em circuitos de RF de precisão: as frequências do VCO oscilam, as redes correspondentes são dessintonizadas, as frequências dos cantos do filtro mudam. O dielétrico cerâmico paraelétrico Classe I COG/NPO (C0G/NP0) do HACC102S80V750 fornece estabilidade consistente:
Para sistemas de defesa e aeroespaciais com vida útil de várias décadas, a característica de envelhecimento zero do COG/NPO elimina um mecanismo crítico de desvio de capacitância de longo prazo que, de outra forma, exigiria recalibração periódica ou substituição de componentes.
O eletrodo superior apresenta uma avançada pilha de metalização de película fina pulverizada de quatro camadas -TaN/TiW/Ni/Aucom espessura mínima de ouro de 2,5 µm — proporcionando ligação de fios robusta e de alto rendimento em ambientes de montagem automatizada:
A área de 0,75 x 0,75 mm fornece uma generosa área de ligação de fio, acomodando múltiplas ligações paralelas para indutância reduzida em aplicações de alta corrente. Compatível com colagem de esfera termossônica de Au de 18-25 µm e colagem de cunha ultrassônica de Al de 25-33 µm.
O HACC102S80V750 é construído em nossa plataforma de capacitor MOS configurável. Oferecemos personalização completa com rápido retorno de prototipagem:
| Parâmetro | Valor padrão | Intervalo personalizado |
|---|---|---|
| Capacitância | 1000pF ±10% | 10pF – 10.000pF; ±5% ou tolerância mais restrita disponível |
| Tensão nominal | 80V CC | 6,3V – 500V DC (camada única); até 1000V (dielétrico empilhado) |
| Tipo dielétrico | COG/NPO (Classe I) | X7R (Classe II), high-K ou formulações personalizadas |
| Dimensões do chip | 0,75*0,75*0,20mm | 0,25*0,25mm a 5,0*5,0mm; retangular até 4:1 AR; geometrias irregulares disponíveis |
| Metalização Superior | TaN/TiW/Ni/Au, 2,5µm Au | Até 5,0µm Au; Opção Al-metalizada |
| Metalização traseira | TiW-Pt-Au, 1,0 µm Au | Somente Au, pré-deposição de AuSn (3-5 µm), AuGe ou AuSi para fixação em alta temperatura |
| Arquitetura de Projeto | Borda Dupla Face | Com borda unilateral ou sem borda |
| Prazo de entrega do protótipo | 3-4 semanas | Acelerado de 1 a 2 semanas para valores padrão |
| Parâmetro | Valor | Condição de teste |
|---|---|---|
| Capacitância Nominal | 1000pF ±10% | 1MHz, 1,0Vrms, 25°C |
| Tensão CC Nominal | 80 V | Contínuo, -55°C a +125°C |
| Tensão suportável dielétrica | >200V (>2,5* avaliado) | 5 segundos de permanência, teste de produção 100% |
| Corrente de fuga a 25°C | <10nA | 80V CC |
| Corrente de fuga @ 125°C | <100nA | 80V CC |
| TCC | 0 ±30 ppm/°C | -55°C a +125°C, COG/NPO |
| VCC (coeficiente de polarização DC) | <10 ppm/V | Tensão nominal de 0V a 80V |
| Fator Q @ 1 MHz | >2000 | Típico |
| ESR a 1 GHz | <0,1Ohm | Desincorporado |
| ESL de chip intrínseco | <0,05nH | De-incorporado do parâmetro S |
| Fator de Dissipação | ≤0,15% | 1kHz, 1,0Vrms |
| Absorção dielétrica | <0,05% | 1kHz |
| Dimensões do chip | 0,75 * 0,75 * 0,20 mm | Tolerância de ±25µm |
| Temperatura operacional | -55°C a +125°C | Conformidade paramétrica total |
| Sensibilidade à umidade | MSL 1 | Vida útil ilimitada de acordo com J-STD-020 |
| Conformidade com RoHS | Sim | UE 2015/863, livre de halogênio conforme IEC 61249-2-21 |
Contate-nos hojecom seus requisitos de tensão, capacitância e geometria. Amostras de avaliação padrão 1000pF 80V são enviadas dentro de 1 a 2 semanas. Classificações de tensão personalizadas (até 500 V de camada única, 1000 V empilhados), valores de capacitância, dimensões do chip e opções de metalização disponíveis com prazo de entrega de prototipagem de 3 a 4 semanas. Documentação completa de conformidade com RoHS, REACH, livre de halogênio, dados de parâmetros S e relatórios de rastreabilidade de lote fornecidos por lote de produção.