초저 ESR 미세 정전 용량 스텝 와이어 본딩 커패시터 정밀 튜닝 고용량 커패시터 멀티 기가비트용

맞춤형 MOS 커패시터 초저 ESR 멀티 기가비트 미세 커패시턴스 단계 정밀 튜닝 와이어 본딩 최적화 표면

HACC-CUSTOM-ES: 미세 커패시턴스 단계 및 와이어 본딩 최적화 표면을 갖춘 멀티 기가비트 SERDES용 초저 ESR MOS 커패시터

엔지니어링된 초저 ESR, 멀티 기가비트 링크용

멀티 기가비트 SERDES(직렬화/역직렬화) DC 차단 커패시터는 엄격한 등가 직렬 저항(ESR) 요구 사항을 충족해야 합니다. 10Gbps 이상에서는 0.1옴의 ESR도 삽입 손실, 아이 개방 및 결정론적 지터에 기여합니다. HACC-CUSTOM-ES는 ESR을 달성합니다.10GHz에서 <0.05옴 및세 가지 동시 설계 최적화를 통해 40GHz에서 <0.02옴:

• 3~5μm 두께의 금 상단 전극: 시트 저항 감소는 마이크로파 주파수에서 스킨 효과 기여를 최소화하여 멀티 기가비트 나이퀴스트 대역폭 전반에 걸쳐 낮은 ESR을 유지합니다.
• 멀티 핑거 전극 레이아웃: 병렬 전류 경로는 RF 전류를 분배하여 단일 핑거 설계에서 주요 ESR 실패 메커니즘인 전극 가장자리에서의 전류 집중을 제거합니다.
• 저저항 기판(N+ Si,<0.01옴·cm): 반도체 영역의 직렬 저항을 최소화하여 기판이 ESR 병목 현상이 되지 않도록 합니다.

ESR은 주파수 대역별로 검증됩니다:1~10GHz에서 <0.05옴,10~20GHz에서 <0.1옴, 및20~40GHz에서 <0.15옴 — 설계자에게 특정 SERDES 데이터 속도에 대한 보장된 ESR 마진을 제공합니다.

초미세 커패시턴스 단계 및 정밀 값 튜닝

고속 직렬 링크 튜닝에는 정확한 커패시턴스 값이 필요합니다. 단순히 허용 오차 범위 내가 아니라 시뮬레이션을 통해 최적화된 정확한 값이어야 합니다. HACC-CUSTOM-ES는 1pF 최소 증분 커패시턴스 단계와 0.1pF까지 레이저 트리밍 가능한 해상도를 제공하여 목표 값의 ±2%를 달성합니다. 0.5pF에서 1000pF까지 미세 단계 시리즈(1p, 2p, 3p, 5p, 7p, 10p, 15p, 22p, 33p, 47p, 68p, 100p)로 제공됩니다. 각 다이는 폐쇄 루프 레이저 트리밍 피드백을 통한 인시튜 커패시턴스 측정 및 트리밍 후 S-파라미터 검증을 거쳐 1MHz LCR 미터 주파수가 아닌 실제 RF 환경에서의 커패시턴스 값을 확인합니다.

와이어 본딩 최적화 표면 금속화

고속 어셈블리에서 와이어 본딩의 신뢰성은 상단 금속화 품질에 따라 결정됩니다. HACC-CUSTOM-ES는 3μm 두께의 금 표면 금속화와 <50nm Ra 표면 거칠기 및 제어된 결정 구조를 특징으로 하며, 25μm 및 18μm 와이어 직경 모두에서 3.0g 이상의 인장 강도를 달성하여 웨지 및 볼 본딩 공정과 모두 호환됩니다. 제어된 표면은 본딩 변형 변동성을 최소화하고 멀티 다이 모듈의 모든 본딩에서 일관된 전기적 접촉 임피던스를 보장합니다.주요 사양

매개변수

PAM4/NRZ SERDES DC 차단 — 56/112Gbps 아이 마진용 ESR <0.05옴, 멀티 핑거 균일 전류 분배

• 트랜스임피던스 증폭기(TIA) 바이어스 필터링 — 0.1pF 레이저 트리밍 정확도, 정확한 필터 극점 배치를 위한 트리밍 후 S-파라미터 검증고속 광학 모듈 인터포저 — 3μm Au 와이어 본딩 최적화, AuSn 공융 호환, 일관된 본딩 임피던스를 위한 50nm Ra 표면
• 코히런트 광학 DSP 바이어스 네트워크 — 0.5pF–1000pF의 1pF 미세 단계 시리즈, 정확한 DSP 탭 가중치 커패시턴스를 위한 ±2% 정밀 값 튜닝
• 목표 ESR, 커패시턴스 값 및 와이어 본딩 요구 사항을 알려주시면 연락드리겠습니다. 정밀 단계 튜닝이 가능한 맞춤형 초저 ESR MOS 커패시터는 5~7 영업일 이내에 배송됩니다.