detalhes dos produtos

Created with Pixso. Casa Created with Pixso. produtos Created with Pixso.
Capacitores MOS
Created with Pixso.

Capacitor MOS Miniaturizado de Alta Densidade 220pF 30V com Estabilidade Excepcional em Alta Frequência Chip SLC Personalizado em Nível de Wafer

Capacitor MOS Miniaturizado de Alta Densidade 220pF 30V com Estabilidade Excepcional em Alta Frequência Chip SLC Personalizado em Nível de Wafer

Marca: Hoan
Número do modelo: HACC221S30V120
Quantidade mínima: 10 peças
Condições de pagamento: L/C,D/A,D/P,T/T
Informações pormenorizadas
Lugar de origem:
Shanxi, China
Certificação:
ISO 9001:2015, RoHS, REACH
Capacitância:
220pF ±10% (±5% disponível)
Tensão nominal:
30V DC
Dimensões do chip:
0,35 x 0,35 x 0,15 mm (ultraminiaturizado)
Densidade de capacitância:
1796pF/mm²
SRF em nível de chip:
>2GHz (sem fio bond, desincorporado)
Sistema SRF (fio bond de 0,5 mm):
>500 MHz (fio Au único de 25 µm)
ESL de chip intrínseco:
<0,03nH
ESR a 1 GHz:
<0,08Ohm
Destacar:

Capacitor MOS Miniaturizado 220pF 30V

,

Capacitor MOS de Alta Densidade em Nível de Wafer

,

Capacitor SLC Estabilidade em Alta Frequência

Descrição do produto

Capacitor MOS Miniaturizado de Alta Densidade HACC221S30V120: 220pF 30V com Estabilidade Excepcional em Alta Frequência e Personalização em Nível de Wafer

O HACC221S30V120 é um capacitor MOS de camada única de 220pF ±10% com tensão nominal de 30V DC, fabricado em silício float-zone (>1000Ω·cm) com dielétrico de SiO2 de 300nm crescido termicamente. Com uma pegada ultraminiaturizada de apenas 0,35 x 0,35 x 0,15mm — uma redução de área de 51% em comparação com chips padrão de 0,50mm — este dispositivo atinge uma densidade de capacitância líder na indústria de 1796pF/mm² enquanto mantém uma estabilidade excepcional em alta frequência com SRF em nível de chip excedendo 2GHz. A metalização superior TiW-Au (mínimo de 2,5µm de Au) e a parte traseira TiW-Pt-Au (mínimo de 1,0µm de Au, barreira de difusão de Pt) fornecem ligação de fio confiável e compatibilidade universal de fixação de die. Totalmente personalizável através de design em nível de wafer: capacitância, tensão nominal, geometria do die, pilha de metalização e configurações de array de múltiplos capacitores são todos adaptados às suas especificações com suporte OEM desde o protótipo até a produção em volume.

1. Design Miniaturizado de Alta Densidade — 1796pF/mm² em Pegada de 0,35mm

A busca incessante por módulos de RF menores, mais leves e mais integrados exige capacitores que forneçam capacitância máxima em área mínima. O HACC221S30V120 alcança isso através de fotolitografia avançada e fabricação de wafer de precisão:

  • Pegada de 0,35 x 0,35mm (0,1225mm²)— 51% menor que o capacitor MOS padrão da indústria de 0,50mm (0,25mm²). Cabe entre MMICs GaAs e GaN próximos em tiles de beamformer de array em fase densos, permitindo maior densidade de canal sem expansão da área do portador.
  • Densidade de capacitância de 1796pF/mm²— 220pF em 0,1225mm² fornecem 2x a capacitância areal de capacitores MOS padrão de 100pF/0,50mm (400pF/mm²). Alcançado através de geometria de eletrodo otimizada que maximiza a área do capacitor ativo como uma fração da área total do die.
  • Perfil ultrabaixo de 0,15mm— Metade da altura de um MLCC 0402 (0,30mm). Cabe nas folgas da tampa do módulo hermético e permite montagem híbrida empilhada em 3D onde o espaço vertical é limitado.

2. Estabilidade Excepcional em Alta Frequência — SRF >2GHz para Aplicações mmWave

Em frequências de onda milimétrica, a auto-ressonância do capacitor se torna o principal limitador de desempenho. O HACC221S30V120 alcança estabilidade excepcional em alta frequência através de sua arquitetura coaxial de camada única e indutância parasita minimizada:

  • SRF em Nível de Chip: >2GHz— Medição desincorporada confirma auto-ressonância acima dos limites típicos de MLCC (600-800MHz) e bem dentro das frequências de micro-ondas. Isso é alcançado através do caminho de corrente de camada única sem eletrodos internos, sem vias e sem roteamento em serpentina — eliminando os mecanismos de indutância parasita que limitam o SRF de MLCC a 600-800MHz.
  • SRF do Sistema com fio de ligação de 0,5mm: >500MHz— Adequado para aplicações de bypass 5G NR sub-6GHz, banda L/S de satélite e Wi-Fi 6E. Para frequências mais altas, fios de ligação paralelos ou ligação de fita levam o SRF do sistema além de 800MHz.
  • ESL Intrínseca do Chip: <0,03nH— 15-20x menor que MLCC de capacitância equivalente em pacote 0402 (0,4-0,6nH). O ESL ultrabaixo garante que o capacitor mantenha o comportamento capacitivo (impedância diminuindo com a frequência) através de frequências substancialmente mais altas do que alternativas MLCC.
  • ESR <0,08 Ohm a 1GHz— Minimiza perdas I²R em redes de casamento de impedância. Em uma correspondência de saída de PA 5G n77, isso recupera 0,3-0,8dB de perda de passagem em comparação com um MLCC equivalente.

3. Personalização em Nível de Wafer e Suporte OEM — Design para Sua Especificação

O HACC221S30V120 é construído em uma plataforma configurável de capacitor MOS em nível de wafer. Ao contrário de fornecedores apenas de catálogo, oferecemos personalização OEM completa desde a fabricação do wafer até o teste final:

  • Valores de Capacitância Personalizados: 5pF a 1000pF na plataforma de 0,35mm, com tolerância de ±5% ou mais rigorosa. Ajustável a laser para resolução de 0,1pF para aplicações de ajuste de precisão.
  • Geometrias de Die Personalizadas: Proporções retangulares de até 4:1, formas irregulares (forma de L, anular) para pegadas de circuito híbrido não padrão e configurações de array de múltiplos capacitores (2-8 canais).
  • Metalização Personalizada: Superior: TiW-Au (padrão), metalizado em Al, ou pré-deposição de AuSn. Traseira: TiW-Pt-Au (padrão), apenas Au, AuSn, AuGe, ou AuSi para processos de montagem específicos.
  • Opções de Entrega em Nível de Wafer: Wafer completo (sondado, com tinta, mapeado), wafer serrado em moldura, bandejas de gel-pak com liberação a vácuo, pacotes de waffle com mapas KGD, ou fita e rolo para montagem automatizada.
  • Teste 100% em Nível de Wafer: Cada die passa por teste paramétrico DC (capacitância, vazamento, DWV) e caracterização de parâmetro S de RF de 100MHz a 20GHz. Mapas de wafer KGD digitais e controle de processo SPC (CpK >1,67) fornecidos por lote.
  • Continuidade de Protótipo para Produção: Mesmo processo de fabricação de wafer, mesmo programa de teste, mesmos padrões de qualidade do protótipo (MOQ 10 peças) até a produção em volume. Sem migração de processo, sem requalificação.

Principais Características

  • Miniaturizado de Alta Densidade: Pegada de 0,35mm, densidade de 1796pF/mm², perfil de 0,15mm — permite redução de área de 51% vs. capacitores MOS padrão de 0,50mm
  • Estabilidade Excepcional em Alta Frequência: SRF de chip >2GHz, ESL <0,03nH, ESR <0,08 Ohm — mantém comportamento capacitivo através de frequências mmWave
  • Personalização em Nível de Wafer: Capacitância, tensão, geometria, metalização e configurações de array personalizadas do protótipo ao volume
  • Suporte OEM Completo: Colaboração de design desde a especificação até a qualificação, testado 100% em nível de wafer com mapas de wafer KGD e dados SPC por lote
  • Estabilidade do Dielétrico SiO2: Paraelétrico com envelhecimento ferroelétrico zero, queda de capacitância de polarização DC zero e TCC de +35ppm/°C

Especificações Elétricas (T = 25°C, a menos que indicado)

Parâmetro Valor Condição
Capacitância 220pF ±10% 1MHz, 1,0Vrms
Tensão DC Nominal 30V Contínuo
Tensão de Suporte Dielétrico >75V (250% nominal) Permanência de 5 seg, teste 100%
SRF em Nível de Chip >2GHz Sem fio de ligação, desincorporado
ESL Intrínseca do Chip <0,03nH Desincorporado
SRF do Sistema (fio de 0,5mm) >500MHz Fio Au único de 25µm
Vazamento @ 25°C <10nA 30V DC
Vazamento @ 125°C <100nA 30V DC
Resistência de Isolamento ≥10¹⁴ MΩ Tensão DC Nominal
Fator de Dissipação ≤0,15% 1kHz, 1,0Vrms
Força de Tração do Fio de Ligação >6gf Au de 25µm (MIL-STD-883)
Temperatura de Armazenamento -65°C a +150°C -
ESR @ 1GHz <0,08 Ohm Típico
Fator Q @ 1MHz / @ 1GHz >2000 / >300 Típico
Vazamento @ 25°C / @ 125°C <10nA > 30V DC
TCC +35ppm/°C -55°C a +125°C
Densidade de Capacitância 1796pF/mm² 220pF em 0,1225mm²
Dielétrico SiO2 Térmico, 300nm -
Dimensões do Chip 0,35 x 0,35 x 0,15mm ±15µm
Metalização Superior/Traseira TiW-Au 2,5µm / TiW-Pt-Au 1,0µm -
Temp. de Operação -55°C a +125°C Paramétrico completo
Sensibilidade à Umidade MSL 1 J-STD-020
RoHS Conforme EU 2015/863

Aplicações Típicas

  • Tiles de beamformer de array em fase 5G FR2 mmWave que exigem densidade máxima de canal e SRF de chip >2GHz para bypass e acoplamento de micro-ondas
  • Cargas úteis de comunicação por satélite multicanal (LEO/MEO) onde a pegada 51% menor permite o dobro da contagem de canais por área de portador
  • Microcircuitos híbridos de alta densidade integrando capacitores entre MMICs GaAs/GaN próximos
  • Redes de polarização de MMIC de radar automotivo que exigem comportamento capacitivo quase ideal acima dos limites típicos de MLCC
  • Interposers de transceptores ópticos de alta velocidade (100G/400G/800G) onde o perfil de 0,15mm cabe na folga da tampa hermética TOSA/ROSA
  • Aplicações personalizadas de array de múltiplos capacitores onde a flexibilidade de design em nível de wafer permite soluções de chip único substituindo múltiplos componentes discretos

Referência Rápida de Personalização e Montagem OEM

Fixação de Die: Solda eutética AuSn (300-320°C, N2/H2) para menor indutância de terra. Epóxi condutivo de Ag (Epotek H20E, 120°C/30min) para montagem com orçamento de baixa temperatura.

Ligação de Fio: Ligação de bola termossônica de Au de 18µm ou 25µm (estágio de 120-150°C, >6gf de força de tração). Para otimização de SRF, use ligações paralelas duplas ou fita de Au de 25µm x 75µm.

Personalização em Nível de Wafer: Contate nossa equipe OEM com sua capacitância alvo, tensão, geometria do die, metalização e requisitos de formato de entrega. Protótipos são enviados em 3-4 semanas com dados de teste paramétricos completos e mapas de wafer KGD.

Armazenamento: Pacote de waffle, gel-pak, ou nível de wafer conforme especificação do cliente. MSL 1 vida útil ilimitada em 30°C/85% UR.

Entre em contato conosco hoje mesmo para discutir suas necessidades de capacitores miniaturizados de alta densidade. Amostras de avaliação padrão de 220pF 0,35mm são enviadas em 2-3 semanas. Designs personalizados em nível de wafer com suporte OEM completo disponíveis com prazo de prototipagem de 3-4 semanas.