低誘電正接 50pF 50V MOSコンデンサ カスタムメタルメタライゼーション SLCチップ RFパワーパッケージ用

HACC500S50V500 カスタム低分散因子 MOS コンデンサ 50pF 50V 最低タン δ RF電源の下 完全カスタマイズ可能な金属レイアウトと幾何学

についてHACC500S50V500完全にカスタマイズ可能な50pF50V単層MOSコンデンサで,業界をリードする低消耗因子 (tan δ < 0.001 at 1 GHz)全RF電源刺激で最大で確認された+40 dBm (10 W) の連続波選択金厚さを含む 完全に構成可能な金属レイアウトで 模様付きマルチパッド電極,フリップチップUBM,この装置は,フリップチップを含む特殊なパッケージング流にシームレスな統合を可能にします.このデバイスは,完全に構成可能なプラットフォーム上に構築され, 容量 (5 pF 千 pF),電圧 (6.3 V 千 V),チップ幾何学,迅速なプロトタイプ作成のターンアウト.

RF電源下での最小分散因数 (tan δ)

高功率RF回路では,送信機出力マッチングネットワーク,アンテナチューニングユニット,電源増幅器の流出偏差解離 容積体の消耗因子は RF電力の一部を熱に直接変換します+40 dBm (10 W) の連続波で,0.005 (0.5%) の軽いタン δでさえ,コンデンサータ・ダイ内に50mWの局所的な加熱を生成します.HACC500S50V500は,基本的に低損失の材料システムを通して,これらのパワーハンドリング妥協を排除:

1. SiO&sub2; ダエレクトリック 内在的に低タン δ:300nmで培養された二酸化シリコンダイレクトリックは0.001 (0.1%) 1 GHz で同周波数でII級X7Rセラミクスの典型的な0.5~2%タン δより小さい.SiO&sub2の広いバンドギャップ (8.9 eV) と純粋に共性結合により,電解リラクゼーションによってRFエネルギーを散布する極化可能なイオン種やフェロー電気ドメインは残らない.負電圧の負の関数として,100MHzから10GHzまで 0.001以下, すべての生産セットで試験および検証.

2低負荷でRF電源が充実した状態でリアルコンデンサターのtan δは,非線形介電反応,電極加熱,基板伝導性調節によりRF駆動レベルが増加する可能性があります.HACC500S50V500は,実際のRF電源条件で特徴付けられています: 1 GHz で+40 dBm (10 W) CW興奮消耗因子は0以下にとどまります00110 GHz で 1 W CW で,tan δ は 0 未満にとどまります.003この電源安定性損失特性は,高抵抗性浮気ゾーンシリコン基板 (>1,000 Ω·cm) によって達成され,基板による渦巻き電流損失を最小限に抑える.マイクロ波周波数での最小I2Rオム損失のための5μmゴールドトップ電極.

3持続的な高電力運用のための熱管理:0.15mmの超薄型プロフィールと高伝導性のTiW-Pt-Au金属化が熱耐性 (θ_JC) 下記15°C/WAuSn ユーテキス溶接剤で固定された場合,10 mWの散布は0.15°C未満の交差点温度上昇を生成する.熱時間定数は1 μs未満です.パルス RF 操作 (レーダー) の場合でもTD-LTE) の高ピーク対平均電源比で,コンデンサータ温度はピークエンベロープ電源ではなく平均電源に従う.

特殊包装のためのカスタムメタルレイアウト

標準のチップコンデンサは,すべてに合った金属化を課します.完全にカスタマイズできる金属のレイアウトプラットフォーム:

オーダーメイド トップ電極配置:

• 選択金厚さ:標準 2.5 μm Au で,重線またはリボン結合のための結合パッドの位置で,最大 5.0 μm の加厚領域のオプションがあります.フォトリトグラフィックリフトオフプロセスは,単一のマートで黄金の厚さの任意の空間的変動を可能にします
• パターン付きマルチパッドレイアウト:トップメタライゼーションは,複数の電気隔離または共通接続パッドにパターン化され,ケルビン (4ワイヤー) 接続,独立したRFおよびDCバイアスパッド,単一のダイ内の独立コンデンサータチャネルパッドのサイズ,形状,位置は,あなたのマスクのデザインによって定義されます
• フリップチップ UBM 統合上部電極は,溶接栓堆積 (SnAg,SnAgCu,AuSn) と互換性のあるアンダーバンプ金属化 (TiW/Cu/Auまたは電気のないNi/Au) で仕上げることができます.150×250μmピッチ) は,ワイヤルボンドなしでチップとキャリアを直接接続することができます.
• 上下不対称金属化:独立して選択可能な上部と下部金属化スタック 折り畳みチップのUBMのための1つの顔,標準TiW-Pt-Au伝導性エポキシド型マートアサッタ 可能なハイブリッド組成のための他の顔

カスタムバックサイド金属化オプション:

• AuSn 前置金:裏側に前置された80Au/20Snユーテキス溶接料の3μ5μmで,分離した溶接料前形状なしで流量フリーユーテキス溶接料を固定することができます.
• 多点接地用のパターンの裏側:バックサイド金属化が複数の孤立または共同接続された接地パッドに分割され,同じダイ内で独立したRFとDC接地帰還が可能
• ワイヤー・ボンド・グラウンド用アルミバックサイド:バックサイド・ダイが固定されているアセンブリでは,地面接続方法ではなく,コンデンサータの裏面に直接地面ワイヤのクイン結合を可能にします

オーダーメイド 型式:非標準的な足跡は最大5.0 × 5.0 mm,長方形の側面比は最大4:1 (例えば0.25 × 1.00 mm),不規則な幾何学 (L形,T形,環状,多角形) が,顧客が定義した切断路地図で作られています配置の再設計なしで既存のハイブリッド回路のレイアウトにコンデンサターを統合できるようにする.

主要な電気仕様

• 容量:50 pF ±10% (±5%オプション) 1 MHz,1.0 Vrms,25°Cで測定
• 定数直流電圧50V連続
• ダイレクトリ 抵抗電圧:>125V (250%名目),5秒間の持続,100%生産試験
• 分散因数 (tan δ) @ 1 GHz:<0.001 (<0.1%) +40 dBm RF パワーを維持する
• タン δ @ 10 GHz:<0.0031WCWの興奮で確認された
• RF電源処理:低負荷操作で確認されたCW最大40dBm (10W)
• ダイレクトリックタイプ:熱性SiO&sub2;, 300 nm (低損失パラ電気)
• Q因数 @ 1 MHz / @ 1 GHz:>2,000 / >300
• ESR @ 1 GHz:<0.08 Ω
• 内在チップESL:<0.05 nH
• 熱抵抗 (θ)_JCについて)<15°C/W (ユーテキスの付属度)
• 温度容量係数 (TCC):+35 ppm/°C (−55°Cから+125°C)
• 動作温度範囲:-55°Cから+125°C
• 断熱抵抗:≥104 MΩ @ 定位電圧 DC, 25°C
• ダイレクトリック吸収:<0.1% @ 1 kHz
• 湿度感:MSL 1 (J-STD-020 による床寿命の制限なし)
• 保存温度:-65°Cから+150°C
• ESD評価:JESD22-A114 による0級 (HBM)

物理と施工の仕様

• チップの寸法:0.50 × 0.50 × 0.15 mm (±25 μm標準);5.0 × 5.0 mmまでのカスタムジオメトリ
• デザイン建築:双面の境界 (マーージン)
• 基板:浮きゾーン Si, > 1,000 Ω·cm
• トップ金属化:TiW-Au, ≥2.5 μm Au; 5.0 μm までのカスタム厚さ; 模様式のレイアウトが可能
• バックサイド金属化:TiW-Pt-Au,Pt拡散障壁を持つ ≥1.0 μm Au;カスタムスタックが利用可能
• ワイヤー・ボンド引力:25 μm Au ワイヤー (MIL-STD-883 方法 2011.7) に対して > 6 gf
• チップレベル SRF:>2GHz (結合線なし,組み込まれてない)
• システム SRF (0.5mm 結合線):> 800 MHz (単一の25 μm Auワイヤ)
• マウントタイプ:ワイヤー・ボンドーブル/フリップ・チップ/伝導性エポキシまたはAuSnユーテクティック・ダイ・アタッチ
• 準拠性RoHS (EU 2015/863) に準拠し,IEC 61249-2-21,REACH SVHC に準拠してハロゲンを含まない

典型的な用途

• 高功率RFトランスミッター出力マッチングネットワーク (最大10WCW)
• GaN電源増幅器の流出偏差分離
• 携帯電話基地局用のアンテナチューニングユニットコンデンサ
• 産業用RFプラズマ発電機のマッチング (13.56 / 27.12 MHz ISM帯)
• フリップチップ統合パッシブデバイス (IPD) モジュール
• カスタムインターコネクト要件を持つマルチチップモジュール
• 非標準的な金属化需要のある埋め込み型型パッケージ

パーソナライゼーション プラットフォーム

HACC500S50V500は完全に構成可能なMOSコンデンサータプラットフォーム. 実行可能性評価のために,GDSIIまたはDXF形式であなたの金属レイアウト要件を提出2 営業日:

• 容量:5 pF から 1,000 pF; ± 5% またはそれ以上の許容量
• 定位電圧:6.3V DCから100V DC
• トップ金属化:選択型Au厚さ最大5.0μm; 模様付きマルチパッド; 折りたたみ型UBM (TiW/Cu/Auまたは電解ないNi/Au); アル金属化オプション
• バックサイド金属化:Au-only; AuSn/AuGe/AuSiプレデポジション; 多点接地用の模様の裏側; クイーン結合用のAl裏側
• フリップチップ・バンプ構成:溶接ボルト 80~150μm直径,150~250μmピッチ; SnAg,SnAgCu,またはAuSn
• チップの寸法:0.25 × 0.25 mm から 5.0 × 5.0 mm;長方形から 4:1 までの長相比;不規則な幾何学 (L 形,環状,多角形)
• ダイレクトリックオプション:カスタムSiO&sub2; 厚さ505,000 Å; SiNまたはAl&sub2;O&sub3; 高K,より高い密度要求のために
• プロトタイプ 製造期間:標準容量値では3~4週間;標準容量値では1~2週間を加速する