제품 세부 정보

Created with Pixso. Created with Pixso. 상품 Created with Pixso.
MOS 콘덴시터
Created with Pixso.

보호 반지 패시베이션 10pF 콘덴시터 고전력 저 PIM 저 ESR 콘덴시터 고급 뒷면 금속 칩

보호 반지 패시베이션 10pF 콘덴시터 고전력 저 PIM 저 ESR 콘덴시터 고급 뒷면 금속 칩

브랜드 이름: Hoan
모델 번호: HACC100S10V101
MOQ: 10개
지불 조건: L/C,D/A,D/P,T/T,웨스턴 유니온
상세 정보
원래 장소:
중국 산시성
인증:
ISO 9001:2015
1GHz의 ESR:
<0.1Ω
유전체 내전압:
>250V(250% 정격)
최고 금속화:
TiW-Au(≥2.5μm Au)
하부 금속화:
TiW-Pt-Au(≥2.5μm Au, Pt 장벽)
유전체 유형:
클래스 I(COG/NPO) / 클래스 II(X7R)
가드링 및 패시베이션:
표면 누출 억제
작동 온도:
-55°C ~ +125°C
칩 크기:
0.50x0.50x0.15mm
강조하다:

고전력 저 PIM 10pF 커패시터

,

저 PIM 저 ESR 커패시터

,

고전력 저 ESR 커패시터

제품 설명

HACC100S10V101 10pF 100V SLC 콘덴시터 고급 뒷면 금속 보호 반지 패시바이션 고전력 저 PIM 칩


다양한 장착을 위한 고급 뒷면 금속화: 왜 하나의 칩이 모든 조립 프로세스를 지원해야 하는가

RF 모듈 조립 라인은 거의 단일 프로세스를 실행하지 않습니다. 한 고객은 낮은 온도 예산에 대한 전도성 은 에포시스를 사용합니다. 다른 고객은 최소한의 열 저항을 위해 AuSn eutectic 용접을 요구합니다.;3분의 1은 고온 자동차 품질을 위해 합금된 은을 선호합니다.한 마운드 메소드에 갇힌 콘덴시터는 공급망의 분할을 만들고 두 배의 자격을 요구합니다..HACC100S10V101 10pF ±10%, 100V 단면 접선 단층 세라믹 콘덴시터 (SLC)이 조각을 제거하기 위해 설계된 것은 동시에 모든 주요 도어 애착 방법에 최적화된 비대칭, 이중 용도 금속화 시스템입니다.

비대칭 금속화 의 장점

대부분의 칩 콘덴세터는 양면 모두에 동일한 전극 금속화를 사용합니다. 이것은 웨이퍼 제조를 단순화하지만 타협을 강요합니다.그리고 반대로HACC100S10V101은 다른 접근 방식을 취합니다. 각 전극은 특정 기능에 독립적으로 최적화됩니다.

전극 구조 금 두께 주요 기능 주요 금속학적 특징
위쪽 TiW-Au ≥2.5μm 금선 열음 결합 두꺼운 융통성 Au는 세라믹 기판을 크레이터링하지 않고 40-100mW의 초음파 에너지를 흡수합니다. TiW 접착층은 열 사이클 (-55 ° C ~ + 125 ° C, ΔT = 180 ° C) 도 Au 세라믹의 탈층화를 방지합니다.
바닥 TiW-Pt-Au ≥2.5μm 선도성 에포시 또는 유텍스 용접 도어 부착 플래티넘 (Pt) 장벽 층은 녹은 AuSn 용매와 은으로 채워진 에포시드 모두에서 완전히 녹지 않습니다.이 단 하나의 특징은 재자격화 없이 근본적으로 다른 세 개의 도어 애착 화학을 가능하게 합니다..

Pt 장벽은 중요한 차이점입니다. 300-320 °C의 AuSn 유텍스 리플로우 동안,녹은 황금 진무는 공격적인 금 용매로 작용합니다. 장벽이 없는 표준 Au 전극은 몇 초 만에 녹습니다.Pt 장벽은 열역학적으로 면역적입니다. 그것은 어떤 용접 온도에서도 진이나 금과 함께 용해되거나 금속을 형성하지 않습니다.은 에포시 사용자를 위해, Pt 층은 금층으로 은 이온 확산을 차단하고, 시간이 지남에 따라 다이 절단 강도를 저하시키는 부서지기 쉬운 Au-Ag 융합 금속의 형성을 방지합니다.한 부분 번호, 한 가지 자격 3 개의 조립 과정.

단면 경계 디자인: 토지 접촉을 희생하지 않고 에포시 수축

HACC100S10V101은1면 경계 (마진)건축물. 상위 전극은 금속화되지 않은 세라믹 경계로 둘러싸여 있으며, 전도성 은 에포시 (H20E) 가 붙는 동안 물리적?? 으로 작용합니다.칩 아래에서 압축되는 모든 초과 에포시스는 아래 가장자리에 중지됩니다.세라믹 마진은 물리적으로 에포크시가 옆벽을 오르고 상위 전극으로 단축되는 것을 방지합니다. 이것은 적용 된 코팅과는 근본적으로 다른 접근법입니다.마진은 세라믹 기판의 필수 부분이며 긁을 수 없습니다., 용해되거나 열분해됩니다.

이중 변 경계 설계와 달리, HACC100S10V101은 바닥 전극을 완전히 금속화 (변경 없는) 합니다. 이것은 의도적인 엔지니어링 선택입니다:완전히 금속화 된 바닥은 전기 지표 접촉 영역을 최대화합니다., 가능한 가장 낮은 RF 지상 임페던스를 생성합니다. 가이드파스 응용 프로그램에서 콘덴서 지상 임페던스가 공급 분리 효과를 직접 결정하는 경우,이 추가 접촉 영역은 10GHz 이상의 성능을 측정적으로 향상시킵니다..

보호 반지 및 가장자리 비활성화: 표면 누출 경로를 제거

100V DC에서 작동하는 고전압 콘덴서에서 세라믹 칩 가장자리에 따라 표면 누출 전류는 미묘하지만 중요한 신뢰성 문제를 나타냅니다.이 전류는 다이렉트릭 대량으로 흐르지 않습니다. 그들은 습기가 흡수되는 칩 옆벽을 따라 이동합니다., 이온 오염, 또는 다이 일렉트릭 표면 상태는 평행 전도 경로를 만듭니다. 시간이 지남에 따라 이 표면 누수는 단열 저항을 저하시킬 수 있습니다.그리고 극단적인 경우, 이 전기적 노화를 가속시키는 지역적 가열을 만듭니다.

HACC100S10V101는 보호 반지와 가장자리 소화 구조를 통해 이 문제를 해결합니다. 보호 반지 구조는 활성 전극 부위를 둘러싼 동등 잠재 경계를 만듭니다.결정적 다이렉트릭 인터페이스에서 멀리있는 스티어링 표면 전하 운반기수분 흡수 및 이온 이동성을 억제하는 비활성화 된 칩 가장자리와 결합하여 결과는 85 °C / 85% RH 환경에 장기 노출 된 후에도 단열 무결성을 유지합니다.이것은 특히 외부에 설치된 통신 장비 및 자동차 하부 전자 장치에서 응축 및 습도 순환이 정상적인 운영 조건인 경우에 중요합니다..

높은 전력 처리 및 낮은 PIM: 왜 단일 계층이 다층을 이길까

수동적 인터모들레이션 (PIM) 은 두 개 이상의 RF 신호가 비선형 특성을 가진 수동적 구성 요소를 통과할 때 원치 않는 혼합 제품의 생성입니다.셀룰러 베이스 스테이션 듀플렉서 및 위성 트랜스퍼더 필터, PIM 제품은 수신 대역에 직접 떨어질 수 있으며 수신기를 불감각화하고 시스템 용량을 줄일 수 있습니다. 콘덴서에서 PIM 발생의 물리학은 잘 이해됩니다:비선형성은 철전자 영역 벽 운동에서 발생한다 (II급 다이렉트릭에서), 금속 산화물 반도체 결합 (전극-다일렉트릭 인터페이스에서) 및 내부 전극 가장자리에 전류 밀집 (MLCC에서).

HACC100S10V101는 소재 시스템과 기하학으로 PIM을 최소화합니다.

  • 단층 동축 전류 경로:내부 전극, 비아스, 가장자리 전류가 없습니다. 전류는 균일한 가로단으로 수직으로 흐릅니다.MLCC에서 PIM 제품이 생성되는 지역화 된 높은 전류 밀도 지역의 제거.
  • 클래스 I COG/NPO 다이렉트릭 옵션:제로 페로 일렉트릭 도메인 벽 운동과 함께 파라 일렉트릭 세라믹 X7R / X5R MLCC의 지배적인 PIM 소스. 용량-전압 곡선은 0V에서 100V 등급 전압까지 완벽하게 선형입니다.
  • 100V 연속 등급, DWV 마진 250%:관대한 전압 헤드룸은 2-3* 피크-평균 비율로 앙벨로프 추적 공급 변조하에서도 다이 일렉트릭 비선형성을 방지합니다.
  • 1GHz에서 0.1Ω 이하의 ESR:I2R 가열을 최소화합니다. 그렇지 않으면 고전력 RF 흥분 하에서 용량의 열 변형을 만들 수 있습니다.

회로 설계자에게는 이러한 특성은 콘덴시터가 소홀한 인터모들레이션 왜곡을 도입하여 해당되는 활성 장치에 대한 선형성 예산을 보존한다는 것을 의미합니다.4번 송신 4번 수신 (4T4R) 5G 원격 라디오 단위에서 200MHz 즉각적인 대역폭, 낮은 PIM 수동 구성 요소는 선택 사항이 아닙니다. 그들은 3GPP 수신기 감수성 요구 사항을 충족하고 실패하는 차이입니다.

주요 전기 사양

매개 변수 가치 조건
용량 10pF ±10% 1kHz, 1Vrms, 25°C, 0V DC 편향
가등전압 100V DC 연속 작동
DWV > 250V DC (250% 등급) 5초 지속, 100% 테스트
ESR <0.1 Ω @ 1GHz 10밀리 알루미나
작동 온도 -55°C ~ +125°C 전체 매개 변수
최고 금속화 TiW-Au (≥2.5μm) 스프터링 얇은 필름
바닥 금속화 TiW-Pt-Au (≥2.5μm) 다중 프로세스에 대한 Pt 장벽
디자인 단면적 경계 에포크시 격리 지름

어셈블리 빠른 참조

  • 탭 추가 옵션:전도성 은 에포시 (Epotek H20E, 120°C/30min 경화), AuSn 유텍틱 용매 (300-320°C, N2/H2 형성 가스), 또는 합성된 Ag (고온 응용 용품).
  • 와이어 결합:25μm Au 열음 공 결합 (120-150°C 단계, >3.0g 당기 강도) 또는 25μm Al 윙 결합. 전극 가장자리에서 결합 착륙 ≥25μm.
  • 다이 배치 포스:0.15mm의 얇은 단일층 세라믹 기판에 현지화 된 기계적 스트레스를 방지하기 위해 적합 한 끝으로 50gf 이하의 픽-앤-플레이스 콜렛 힘을 유지하십시오.실리콘 또는 ESD 안전 엘라스토머 콜렛 끝을 권장합니다.; 0.50*0.50mm 도어에 대한 단단한 금속 끝을 피하십시오.
  • 보관:와플 팩 또는 젤 팩, 질소 캐비닛, 20-25°C, RH 40-60%

신청서

  • 5G FR2 및 신흥 6G mmWave 프론트 엔드:초저 ESR와 최소한의 기생물질은 40GHz +까지 깨끗한 결합과 DC 차단을 가능하게합니다.현재 5G mmWave 대역 (n257-n262) 및 플립 칩 장착으로 100GHz 이상의 미래의 6G 후보 대역을 포함한다.단일 측면 경계 설계는 대용량 소형 세포 생산을 위해 높은 처리량 자동 조립을 가능하게합니다.
  • GaN-on-SiC 및 GaAs/InP 전력 증폭 모듈:>250V DWV의 100V 등급은 GaN HEMT 및 InP HBT 전력 단계의 28-50V 배수 편향 네트워크에 강력한 DC 차단 마진을 제공합니다. 낮은 PIM은 ACLR 마스크 준수성을 유지합니다.정밀한 단계 간의 일치가 필요한 차차 PA 아키텍처에 더 긴밀한 ± 5% 허용값이 있습니다..
  • LNA DC 차단 및 입력 일치:1GHz에서 0.1Ω 이하의 ESR와 10pF 값은 소음 낮은 증폭기 전단에서 소홀한 노이즈 수치 저하를 도입합니다.COG/NPO 다이엘렉트릭의 거의 0의 TCC/VCC는 온도에 따라 일관된 임피던스 매칭을 유지합니다., 냉동 시작 가이드 변동을 제거합니다.
  • 광적 송신기 DC 블록 (100G/400G/800G):최소한의 기생 물질을 가진 10pF 결합 콘덴서는 QSFP-DD 및 OSFP 모듈의 25-112Gbaud PAM4 데이터 레이트에 대한 광대역 신호 무결성을 보장합니다.15mm 초하층 프로파일은 헤르메틱 TOSA/ROSA 뚜?? 공백 안에 적합합니다..
  • 위성 통신 유료물 (LEO/MEO/GEO):-55°C에서 +125°C까지 넓은 범위, 여러 조립 옵션 (에포시, AuSn, 합성-Ag) 과 낮은 PIM은 L 대역에서 Ka 대역에 걸쳐 요구되는 통신 유량 사양을 충족시킵니다.
  • 자동차 레이더 및 V2X 모듈 (76-81GHz):보호 반지 비활성화는 AEC-Q200 등급 1의 요구 사항을 초과하는 응축 습도 및 온도 사이클을 통해 단열 무결성을 유지합니다.자동차용 에포크시 및 시너지화 된 Ag 도어 첨가 장치와 호환됩니다.

전체 S 매개 변수 데이터, PIM 특성화 보고서 또는 특정 프로세스 흐름에 대한 조립 호환성 테스트와 함께 평가 샘플을 위해 저희에게 연락하십시오.